标准数字CMOS工艺正交压控振荡器的设计.docVIP

标准数字CMOS工艺正交压控振荡器的设计.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
标准数字CMOS工艺正交压控振荡器的设计

标准数字CMOS工艺正交压控振荡器的设计   摘要:正交压控振荡器是高速链路中的一个关键部件.片上集成高质量品质的电感电容等无源器件是影响压控振荡器性能的关键因素.为了兼容传统的数字工艺,采用超深亚微米的数字CMOS工艺进行片上电感电容的集成,并基于此无源器件实现了基于电容耦合的正交压控振荡器,实现中心频率16.12 GHz,频率调节范围为10 %,1M频偏处的相位噪声为-112 dBc,相位误差小于0.39°.   关键词:QVCO; phase noise;CMOS工艺   中图分类号:TP302 文献标识码:A   Design of Quadrature VCO Based on Standard CMOS Process   PAN Dashan1, HUANG Jinming2, FENG Yong2,MIN Hao1   (1.State Key Laboratory of ASIC and System, Fudan Univ, Shanghai200433, China;   2.Shanghai High Performance IC Design Center, Shanghai201204, China)   Abstract:Quadrature VCO is one of the key components in high speed data link. High Q onchip inductance and capacitance integration is a key fact, which highly affects the performance of Voltage Controlled Oscillator. In order to fully compact the traditional digital CMOS process, we have designed onchip inductance and capacitance with ultradeep submicron digital CMOS process, based on which a capacitive coupling quadrature VCO is implemented. According to the simulation, the center frequency of QVCO is 16.12GHz, with 10% frequency tuning range, 112dBc@ 1MHz phase noise and 0.39°phase error.   Key words:quadrature voltagecontrolled oscillator;phase noise; CMOS technology   超级计算机的研究者们越来越多的将研究重点聚焦在系统的高能效而不单单是系统的峰值性能.因此,单芯片集成多核心的发展方向取代了追求单芯片单核心频率提升的发展方向.单芯片可以集成的核心数量随着工艺特征尺寸的下降而增多,核心间的数据通信逐渐成为制约芯片整体性能的关键因素,提高处理器核心间数据通路的聚合带宽成为设计者的一个研究重点.高传输率的通信接口必将成为多核处理器的关键部件.UCLA的Frank等人在2007年左右提出了射频互连(RFI)该方案可以进行单芯片集成,达到单数据通路10 Gbps的传输率[1].该方案的原理是将基带数据调制到更高频带的载波上,通过数字频带数字基带同时传输来提高单数据链路的聚合带宽.该射频互连系统的一个重要模块是生成载波的振荡源.   为了避免单数据链路各频带间的干扰,通常需要将载波间的频率间隔设计为远远高于基带频率.对于差分传输系统来说,一个相位误差小的正交压控振荡器(以下简称QVCO)有利于提高系统的信噪比,因而改善其信噪比.   一般来说,高频压控振荡器采用电感电容谐振来实现.电感电容压控振荡器(以下简称LCVCO)的性能由电感电容谐振腔的品质因数来决定.因此单芯片集成LCVCO的设计难点在于高品质片上电感电容的设计.通常Foundry提供的RF CMOS工艺会对金属互连进行优化比如提高高层金属的厚度等.因此为了实现高品质因数的无源器件,设计者都会采用RF COMS工艺.对于数模芯片来说需要在单芯片上采用多种工艺,生产成本非常高.随着数模混合的需求的增长,很多射频模块有了数字实现的方案,因此采用标准的数字CMOS工艺来实现射频模块必将大大降低生产成本.本文采用超深亚微米标准数字CMOS工艺进行了片上电容电感的集成,并设计实现了中心频率为16 GHz,低相位噪声,低相位误差的QVCO.   本文的主要内容安排如

文档评论(0)

151****1926 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档