高κ叠层栅MIS结构的实现与性能增强技术研究-微电子学与固体电子学专业论文.docxVIP

西安电子科技大学 学位论文独创性（或创新性）声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名： 日 期： 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。 （保密的论文在解密后遵守此规定） 本学位论文属于保密，在 年解密后适用本授权书。 本人签名： 导师签名： 日 期： 日 期： 摘 摘 要 高κ 高κ叠层栅 MIS 结构的实现与性能增强技术研究 i i ii ii 摘 要 构成集成电路的主要元件–晶体管尺寸进入 45 nm 工艺节点后，栅介质氧化物 的等效氧化层厚度(EOT)要求小于 1 nm，也就是几个原子层的物理厚度，传统的栅 介质 SiO2 已经达到了使用极限。为了解决栅氧化层过薄引起的栅泄漏电流变大和 满足器件尺寸进一步按比例缩小的需要，唯一有效的办法就是引入高介电常数栅 介质替代 SiO2 以达到缩小 EOT 时增加栅介质的物理厚度。高κ栅介质的引入可以 大大减小直接隧穿效应和栅泄漏电流。Intel 在 2007 年首次将 High-κ/Metal gate 引 入其 45 nm 工艺，TSMC 由于这种技术的可靠性问题在 2011 年 12 月才首次在其 28 nm 工艺中引入 High-κ/Metal gate。这主要是由于高κ绝缘层(HfO2 或 Hf 基氧化 物)自身存在大量的缺陷，随之带来大量的器件可靠性问题需要被深入的研究。因 此，本文对高κ栅介质材料和高κ栅 MIS 器件进行了系统的实验研究，主要研究内 容如下： 1. 原子层物理淀积(ALD)生长工艺对 HfO2/SiO2 叠栅结构的特性影响。通过大 量的 ALD 生长实验，对 ALD 生长高κ栅介质的关键工艺条件，如臭氧浓度、生长 温度和氧化剂对 HfO2/SiO2 叠栅结构特性的影响进行了研究。测试结果表明，由于 臭氧浓度和生长温度会影响 ALD 生长过程中的反应的饱和程度，使得 ALD 生长 的 HfO2 中的杂质含量、化学计量比、介电常数和电特性表现出较大的差异。同时， 不同的氧化剂(H2O 和 O3)与金属前躯体 TEMAH 反应制备的 HfO2/SiO2 叠栅结构也 表现出了明显的物理和电特性差异，这是由于不同的 ALD 反应原理导致的。 2. 热处理对 HfO2/SiO2 叠栅结构物理特性和电特性的影响。在 ALD 生长的 HfO2/SiO2 叠栅结构经过与后栅极(gate-last)工艺兼容的退火工艺处理后，对不同氧 化剂生长的 HfO2/SiO2 叠栅结构的表面粗糙度、薄膜厚度、杂质含量、化学计量比 和价带带阶进行了讨论。同时，制备的高κ叠栅结构 Al/ HfO2/SiO2/Si/Al MOS 电容 的电学测试结果表明，不同氧化剂生长的高κ叠栅结构在退火前后表现出了不同的 平带电压(VFB)漂移，这是由于界面电偶极子造成的。MOS 器件的 I-V 测试结果表 明，不同氧化剂生长的初始高κ叠栅结构在栅电压为-2V 时的栅电流均小于 2×10-9 nA, 退火后均小于 1×10-9 nA。对高κ叠栅 MOS 电容的电学测试结果进一步分析得 到，不同氧化剂生长的 HfO2/SiO2 叠栅结构 MOS 电容的主要漏电机制为肖特基发 射。 3. 高迁移率衬底 Ge 上 HfO2 栅介质的 ALD 制备与特性分析。面向工艺节点进 入 22nm 时需要提高器件沟道迁移率的要求，在高迁移率衬底 Ge 上进行了 ALD 生长高κ栅介质 HfO2 的实验。制备的 HfO2/GeO2/Ge 结构经过与源/漏区激活温度相 同的退火温度退火后，对不同氧化剂生长的 HfO2/GeO2/Ge 结构进行了表征与分析。 测试结果表明，退火会导致样品表面粗糙度增大、界面层厚度减小和电学特性恶 化，H2O 作为氧化剂生长的 HfO2/GeO2/Ge 结构尤其明显。作者推测这是由于 GeO2/Ge 界面在高温退火时生成了可挥