基于fpga的jpeg设计及其在数字相机系统中的应用-计算机软件与理论专业论文.docxVIP

西安电子科技大学 学位论文独创性（或创新性）声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关的法律责任。 本人签名： 日期 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。 （保密的论文在解密后遵守此规定） 本学位论文属于保密，在 年解密后适用本授权书。 本人签名： 日期 导师签名： 日期 摘要 摘要 摘要 数字图像处理是在计算机图形学的基础上发展而来的，它将模拟信号转换为 了数字信号，从而提高了图像传输的质量。但由于直接转换得到的图像数据量很 大，因此，必须对其进行压缩。出于对图像质量和压缩处理的实时性需求，本文 提出了一种新的解决方法，将压缩标准算法 JPEG 应用到 FPGA 芯片设计当中， 从而满足系统的需求。 本文利用当前流行的可编程器件 FPGA（Field Programmable Gate Array 现场 可编程逻辑门阵列）实现国际标准的压缩算法 JPEG，将多媒体功能的单独解决 变为集中解决，将模块体系结构与算法相结合。用硬件描述语言 Verilog HDL 进 行了芯片的设计；充分发挥了 FPGA 在并行处理能力和高速计算方面的优势。并 结合 HDL 语言仿真软件 ModelSim 进行了仿真，证明了本文研究的可行性和正确 性。整个设计分两个方面：硬件设计和软件设计。硬件方面从电源设计、PROM 配置、去耦电容和时钟等方面进行了详细描述；软件方面从 JPEG 压缩的重点： 色彩空间转换、DCT 变换、量化、Z 字扫描等方面进行了详细描述。 文章最后利用一副连续的彩色条纹图像对本文设计的 FPGA 进行了 JPEG 功 能验证，从 Modelsim 时序仿真波形可以看出，本设计的正确性。并将其应用到 数字相机系统中，利用实际拍摄的图像进行处理，进一步验证了本系统具有实际 的可用性。但由于本文 JPEG 算法设计的功能缺失，本系统依然存在图像传输过 程中的丢包现象。这个缺憾也将成为今后研究的方向，亟待解决。 关键词：图像压缩 JPEG FPGA Verilog HDL AB ABSTRACT A ABSTRACT ABSTRACT A developing from Computer Graphics, digital image process converts analog signal to digital one and then improve the quality of image transmission. As a kind of high dimensional information which has a complex content, image information , if transformed directly will have a large amount of data, therefore the compress of the image is essential to ensuring the requirement of image storage and transmission. To meet the increasing requirement of image quality and its instantaneity, this paper try to proposing a new solution based on FPGA which use JPEG in chip design to satisfy the requirement of instantaneity. The most prominent feature of this paper is that using international standard compression algorithms JPEG, combine the mod