pcbsi设计跟分析解析资料精.pdfVIP

高速 PCB 信号完整性（SI）问题 33 欧姆 75 欧姆 准备模型 传输线解析器完成对 准备模型 （输出） 连接线的计算 （输入 High Shunt L R Electrical characteristic of route. R L Shunt Low C L R L R L R C C C C CEFF CEFF 封装的寄 封装的寄 驱动端 生L, C, R Calculate Z (impedance), S (routing 生L C R 接收端 speed), and L, C, R and use for analysis. 传输线 高速 PCB 信号完整性（SI）问题 高速 PCB 信号完整性（SI）问题 高速 PCB 信号完整性（SI）问题 关键网线拓扑和端接的分析： 眼图 五种常用的传输线端接匹配方法 串联匹配形式：对于多数TTL和CMOS器件，器件的驱动端的 输出阻抗要小于传输线的阻抗。这种情形下一般地采用串联阻抗 R0 +R=Z0 匹配的端接方式（如下图所示）。驱动端的串联电阻一般取值在 几十欧姆，它可以很好地保证驱动端的反射特性。 并联匹配形式：这种匹配网络一般用在器件的接收端。由于 多数IC的接收端的输入阻抗相比传输线的阻抗高得多，所以采用 这种在高的输入阻抗前端并联一个电阻的方式以实现接收端的阻 抗与传输线匹配。但这种匹配网络中的端接电阻R要耗损一定的支 流功率。 戴维宁式的并联匹配形式：为了减少并联匹配网络中的 支流功耗，可以采用如下的戴维宁式的并联匹配网络。其缺 是增 加了一个电阻。 并行AC匹配形式：使用串联的RC电路作为端接网络。这种 方法的好处是没有直流