第四章组合逻辑模块及其应用..docVIP

PAGE28 PAGE3 第四章 组合逻辑模块及其应用 4.1 基本要求 1. 熟练掌握译码器、编码器、数据选择器、数值比较器的逻辑功能及常用中规模集成电路的应用。 2. 熟练掌握半加器、全加器的逻辑功能，设计方法。 3. 正确理解以下基本概念：编码、译码、组合逻辑电路、时序逻辑电路。 4.2 习题 4.1 试用与非门设计一个译码器。译码器的输入是5进制计数器的输出Q3、Q2、Q1，译码器的输出为W0～W3，其真值表如表题4.1所示。 表题4.1 输 入 输 出 Q3 Q2 Q1 W0 W1 W2 W3 W4 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 4.2 试用与非门设计一个译码器，译出对应ABCD=0011、0111、1111状态的三个信号，其余13个状态为无效状态。 4.3 图题4.3是一个三态门接成的总线电路，试用与非门设计一个最简的译码器，要求译码器输出端L1、L2、L3轮流输出高电平以控制三态门，把三组数据D1、D2、D3反相后依次送到总线上。 4.4 为了使74138译码器的第10脚输出为低电平，请标出各输入端应置的逻辑电平。 4.5 由译码器74138和门电路组成的电路如图题4.5所示，试写出L1、L2的最简表达式。 4.6 试用译码器74138和适当的门电路实现逻辑函数： L= 4.7 试用译码器74138和适当的门电路实现下面多输出逻辑函数： （1） （2） （3） 4.8 试用译码器7442和适当的门电路实现下面多输出逻辑函数： （1）L1=∑m（0，2，4，6，7） （2）L2=∑m（1，3，4，5，9） 图题4.3 图题4.5 4.9 应用译码器74138设计一个能对32个地址进行译码的译码系统。 4.10 应用74138和其他逻辑门设计一地址译码器，要求地址范围是十六进制00～3F。 4.11 使用七段集成显示译码器7448和发光二极管显示器组成一个7位数字的译码 显示电路，要求将0099.120显示成99.12，各片的控制端应如何处理？画出外部接线图。 （不考虑小数点的显示） 4.12 试用4选1数据选择器分别实现下列逻辑函数： （1）∑m（0，1，3） （2）∑m（0，1，5，7） （3） （4） 4.13 试用8选1数据选择器74151分别实现下列逻辑函数： （1）∑m（0，1，4，5，7） （2）∑m（0，3，5，8，13，15） 4.14 试用8选1数据选择器74151和门电路设计一个四位二进制码奇偶校验器。要求当输入的四位二进制码中有奇数个1时，输出为1，否则为0。 4.15 试用2片8选1数据选择器74151扩展成16选1数据选择器，在4位地址输入选通下，产生一序列信号0100101110011011。 4.16 由译码器74138和8选1数据选择器74151组成如图题4.16所示的逻辑电路。X2X1X0及Z2Z1Z0为两个三位二进制数。试分析电路的逻辑功能。 图题4.16 4.17 试设计一个8位相同数值比较器，当两数相等时，输出L＝1，否则L＝0。 4.18 试画出用三片四位数值比较器7485组成10位数值比较器的接线图。 4.19 试分别用下列方法设计全加器： （1）用与非门； （2）用两个半加器和一个或门； （3）用译码器74138和与非门； （4）用8选1数据选择器74151。 4.20 用4位加法器74283实现下列BCD码转换： （1）将8421BCD码转换成余3码。 （2）将8421BCD码转换成5421BCD码。 4.3 解答示例 4.3 解： 由题目要求，可以采用二进制译码器。该译码器输出三个控制信号，要设置三个输出端，两个输入端。输入与输出的逻辑关系如表解4.3所示。根据真值表写出逻辑表达式，并整理为与非式：，， 由表达式画出译码器的逻辑电路如图解4.3所示。 表解4.3 A1 A0 L1