接口、时钟与其它电路技术应用.pptVIP

* * * 注：表中技术参数中有两个输出频率值，前面一个大一些，以Fout1/Fout2表示。Fout1为芯片内部VCO驱动后的直接输出，Fout2为Fout1的n分频。输入参考频率范围为8K~ Fout1（对除Fout1及Fout2的其它参考输入频率，需外接分频器）。 两个型号均是中兴集成电路可供货的，5V电源供电。3.3V电源供电的器件还将进行跟踪。 * * ACS8530//82V3280输入频率为2KHz～155.52MHz，输出频率为2KHz～311.04MHz,满足2、3E、3级钟，14个输入，9个输出，工作电压3.3 V，输入输出兼容5V。抖动的跟踪/衰减编程范围：0.5mHz-70Hz。 * * * * 单板经常出现PCI器件读写失败故障，故障并非一直存在，时有时无并与单板的上电或复位相关。如果某次上电或复位后第一次读写正常，则以后的读写均正常。如第一次读写出错，则以后的读写一直出错，除非重新上电或复位单板。 * CPU的数字锁相环是主锁相环路，CY2305锁相环则插入在CPU 的锁相环反馈线路中。 CY2305 的输出抖动200pS，不足以导致CPU的数字锁相环失锁。且故障并非一直存在，时有时无并与单板的上电或复位相关，说明不应是抖动容限问题。 * * 时钟经背板传输到本板，为系统维护方便，本板对背板送过来的系统时钟作检测。采用双单稳多谐振荡器74VHC123检测驱动芯片010050100019 （CY2305/ICS9112AM ）的输出。测试中发现，当系统时钟中断时，没有检测到系统时钟丢失。 注：背板过来的时钟信号在单板上做了上拉处理，当系统时钟中断， CY2305/ICS9112AM输入端是高电平 。 * 如下图器件，封装TSSOP16，RMS相位抖动：156.25 MHz输出时为0.47pS（1.875MHz~20 MHz）。可实现100MHz、125MHz、155.52 MHz、156.25 MHz、312.5 MHz、622.08 MHz等多种频点。有的器件则增加了对输入信号倍频的功能，应用范围更广。 * 芯片内部典型结构如图，封装为TSSOP8，输入可以是晶体或信号，可设置输出频率较少。相对于IDT的产品灵活性差一些，但价格也低一些。相对于定制晶体振荡器灵活性好。 * * * * * 使用时需要了解电路的应用场合，包括对纹波和负载等的要求，从而来选择使用哪种模块。 本通用电路没有输出指示灯，调用者可以自行添加在5V输出滤波电容的后面。模块没有输入反接保护，不可把极性搞反了。 本电源电路需要重点关注其PCB布局，有以下几条必须遵守： 功率器件，如电感，输入和输出滤波电容，输出二极管，应该放的尽可能地靠近IC，他们之间地连线尽可能地短、直、宽。 输出滤波电容的地和LM2621的信号地应当用短、直、宽的走线连接。 电压反馈网络应该尽可能靠近芯片FB引脚。 大噪声走线，如SW信号，应该和VDD及FB分开一段距离。从Vout到FB之间的走线应当远离电感的磁通。 由于电路会消耗功率发出热量，应保持所有的表面铺铜以散热，避免IC进入温度保护状态。 * SFP光模块通用电路的设计目标是： 为母板设计人员提供一个方便引用的遵照IEEE 802.3z和GBIC-rev-5.5 标准的可热插拔的SFP管脚排列的光模块插座通用电路，并固化该部分的PCB信息，使得母板设计人员无需再重新设计该部分原理图和PCB结构，以避免重复性工作，加快单板的开发速度。同时可以让研发料单输出更完整，更明确的指引生产时的元件装配。 该电路含有一个EDA模块：ZTESFP_SOCKET_S。 SFP光模块插座通用电路使用注意事项： 因为几个芯片可以共用3.3V电源的滤波电容，为了减小PCB体积，本模块的3.3V电源未在模块内部固定滤波电容，使用时推荐3.3V电源输入端使用10u的陶瓷电容（公司代码046050500018TY，1206封装）＋0.1u陶瓷电容（公司代码046050300104TY）滤波。 模块使用者可以调用模块对应的ＰＣＢ模块，其中ＰＣＢ模块中SFP光模块插座和其对应的屏蔽导轨的相对位置已固定，不需要再调整，其余部分可以根据整体布局进行调整。 * * [ * ] 时钟新技术应用 公司已有的低抖动时钟芯片：010050100057BT ICS83908AG-02LF，外接相应晶体可以产生10~40MHz低抖动时钟。 [ * ] 其它电路技术 其它电路技术 复位电路 DS1338实时时钟通用电路 LM2621电源通用电路 SFP光模块插座通用电路 [ * ]