《半导体器件物理》第5章_1新型纳米CMOS器件.ppt

第5章 新型纳米CMOS器件 5.1 双栅MOS器件 为了克服FD SOI MOSFET背栅控制作用弱的问题，可以把背栅做成和正栅一样的结构，用同样的薄栅氧化层和栅电极，并且两个栅电极电连接在一起，共同用来调制沟道。 由于双栅器件中两个栅电极（顶栅和底栅）的共同作用，极大地抑制了漏电场向沟道区中穿透，从而有效抑制了短沟道效应。 两个栅极形成上、下两个导电沟道，增加了器件的跨导。在双栅MOSFET中阈值电压随沟道长度和漏电压的变化要比同样沟道长度的单栅MOSFET小很多。 上图比较了双栅SOI MOSFET和单栅SOI MOSFET的短沟道效应，可以看出，对于同样的硅膜厚度，要保持同样的阈值电压变化，双栅MOSFET可以比单栅FD SOI MOSFET的沟道长度减小2一3倍。 双栅SOI MOSFET比单栅SOI MOSFET有更理想的亚阈值特性。在同样尺寸下，双栅MOSFET可以提供更大的电流。 2 双栅SOI MOSFET等比例缩小理论 双栅SOI MOSFET电势的峰值在硅膜中心，硅膜中心的电势比表面势对沟道长度和硅膜厚度更敏感，而且φC的绝对值比φS小，因此穿通电流流经硅膜中心。 2 双栅SOI MOSFET等比例缩小 二维泊松方程(x垂直于沟道，y平行于沟道的方向）： 硅膜中心的电势φc对穿通电流有影响，代人x＝tsi/2，可以从上式导出表面势φs 与φc的关系： 入2是特征长度。单栅SOI的特征长度为： 只要器件尺寸缩小时保持同样的α=L/2λ2，就可以保持同样的亚阈值斜率S，双栅SOI MOSFET更有利于抑制短沟道效应。 针对不同工艺参数用二维数值模拟得到的亚阈值斜率S与α的关系。 模拟结果表明，为了抑制短沟道器件的穿通电流，α2应大于3。一旦确定了α2 的值，就可以根据下式决定栅氧化层厚度tox和硅膜厚度tsi： 下图给出了在保持α2 =3的情况下，针对不同沟道长度器件允许的tox和tsi设计值。 3 P+--P+硅栅的双栅MOSFET特性 为了抑制短沟效应和穿通电流，都采用薄硅膜作为沟道区。为了避免沟道区杂质数涨落和杂质原子的随机分布造成器件性能的不确定性，采用低掺杂或不掺杂的硅膜。这种不掺杂的薄硅膜全耗尽双栅MOSFET的阈值电压对栅氧化层厚度和硅膜厚度不敏感，而是决定于栅材料的功函数。如果双栅都采用n+硅栅，则n沟道的双栅MOSFET将成为耗尽型(VT=-0.1V)。为了实现增强型器件，可以采用P+--P+多晶硅双栅。 P+--P+硅栅的双栅MOSFET 垂直沟道方向（x方向）的电势分布可通过下述泊松方程求解： 4. N+一p+硅栅的双栅MOSFET特性 薄膜全耗尽双栅SOI MOSFET的阈值电压对栅氧化层厚度和硅膜厚度不敏感，而主要决定于栅材料的功函数。如果采用n+一n+双栅结构阈值电压大约为-0.1V ，器件将变成耗尽型。如果用p+-p+双栅结构，阈值电压将增大到1V左右，阈值电压太高不利于实现高速操作。为了获得合适的阈值电压，可以采用n+一p+双栅SOI MOSFET结构。 n+--P+硅栅的双栅MOSFET 下图示出了模拟得到的P+一P+，n+－P+和n+一n+双栅MOSFET阈值电压与硅膜厚度的关系。 在计算n＋一P＋双栅MOSFET导通电流时，把这种双栅器件看作两个MOS管并联，它们有两个不同的阈值电压，n＋硅栅对应的阈值电压是VT1，P＋硅栅对应的阈值电压是VT2。 用二维数值模拟得到的n＋一p＋双栅MOSFET的I一V特性与上述解析模型的结果基本符合，如图所示 通过二维数值模拟分析了栅长100nm的双栅MOSFET的短沟道效应，如下图所示。 随着膜厚度的增大，亚阈值斜率也增大，但是n+一p+双栅器件的亚阈值斜率增长比p+一p+双栅器件小很多。 n+一p＋双栅器件比p+一p＋双栅器件性能优越，不仅有利于获得合适的阈值电压，而且更有利于抑制短沟道效应。 * * 1 双栅MOS器件 对垂直于沟道方向的电势采用抛物线近似，并根据边条件：在x＝tsi/2处，dφ/dx＝0，可以解出势φ(x,y） 将它代入： 得到： 将它代入： 得到： 可记近似为：