未来集成电路封测关键技术趋势和我国封测业发展.docVIP

未来集成电路封测技术趋势和中国封测业发展 作者：时间：-11-07起源：中电智能卡有限责任企业 　　摘要：介绍了全球 集成电路 封装测试业发展历程、发展现实状况、行业竞争格局和技术发展趋势，并关键分析中国 封装测试业发展现实状况和面临机遇和挑战。研究结果表明，中国 封装测试业整体呈稳步增加态势，本土 集成电路市场内生增加前景宽广，内资企业和外资、合资企业技术、规模差距不停缩小，中国封测业面临前所未有发展机遇。不过中国封测业发展也面临制造业涨薪潮、大批国际组装封装业向中国大陆转移、整机发展对元器件封装组装微小型化等要求等重大挑战。 本文引用地址： 　　关键字： 集成电路封装测试业;发展现实状况;竞争格局;技术趋势 　　1、序言 　　封装测试是集成电路产业链必不可少步骤。封装是指对经过测试晶圆进行划片、装片、键合、封装、电镀、切筋成型等一系列加工工序而得到含有一定功效集成电路产品过程。伴随技术进步，因为圆片级(WLP)、倒装焊(FC)和3维封装技术(3D)出现，颠覆了通常意义上封装工艺步骤。 　　封装是保护芯片免受物理、化学等环境原因造成损伤，增强芯片散热性能，和将芯片I/O端口联接到部件级(系统级)印制电路板(PCB)、玻璃基板等，以实现电气连接，确保电路正常工作。测试关键是对芯片、电路和老化后电路产品功效、性能测试等，外观检测也归属于其中。其目标是将有结构缺点和功效、性能不符合要求产品筛选出来。现在，中国测试业务关键集中在封装企业中，通常统称为封装测试业(以下简称“封测业”)。 　　图1集成电路产业链 　　 ? 　　2、集成电路封装产业技术现实状况 　　(1)集成电路封装技术发展 　　在集成电路产业市场和技术推进下，集成电路封装技术不停发展，大致经历以下三个技术阶段发展过程： 　　第一阶段是1980年之前认为代表通孔插装(THD)时代。这个阶段技术特点是插孔安装到PCB上，关键技术代表包含TO(三极管)和DIP(双列直插封装)，其优点是坚固、可靠、散热好、功耗大，缺点是功效较少，封装密度及引脚数难以提升，难以满足高效自动化生产要求。 　　第二阶段是1980年代开始表面贴装(SMT)时代，该阶段技术关键特点是引线替换针脚，因为引线为翼形或丁形，从两边或四边引出，较THD插装形式可大大提升引脚数和组装密度。最早出现表面贴装类型以两边或四边引线封装为主，关键技术代表包含SOT(小外形晶体管)、SOP(小外形封装)、QFP(翼型四方扁平封装)等。采取该类技术封装后电路产品轻、薄、小，提升了电路性能。性价比高，是目前市场主流封装类型。 　　在电子产品趋小型化、多功效化需求驱动下，20世纪末期开始出现以焊球替换引线、按面积阵列形式分布表面贴装技术。这种封装I/O是以置球技术和其它工艺把金属焊球(凸点)矩阵式分布在基板底部，以实现芯片和PCB板等外部连接。该阶段关键封装形式包含球状栅格阵列封装(BGA)、芯片尺寸封装(CSP)、晶圆级芯片封装(WLP)、多芯片封装(MCP)等。BGA等技术成功开发，处理了多功效、高集成度、高速低功耗、多引线集成电路电路芯片封装问题。 　　第三阶段是二十一世纪初开始高密度封装时代。伴随电子产品深入向小型化和多功效化发展，依靠减小特征尺寸来不停提升集成度方法因为特征尺寸越来越小而逐步靠近极限，以3D堆叠、TSV(硅穿孔)为代表三维封装技术成为继续延续摩尔定律最好选择。其中3D堆叠技术是把不一样功效芯片或结构，经过堆叠技术，使其在Z轴方向上形成立体集成和信号连通和圆片级、芯片级、硅帽封装等封装和可靠性技术为目标三维立体堆叠加工技术，用于微系统集成。TSV是经过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连最新技术。和以往IC封装键合和使用凸点叠加技术不一样，三维封装技术能够使芯片在三维方向堆叠密度最大，外形尺寸最小，大大改善芯片速度和低功耗性能。为了在许可成本范围内跟上摩尔定律步伐，在主流器件设计和生产过程中采取三维互联技术将会成为肯定。 　　现在，全球集成电路封装技术主流正处于第二阶段，3D叠装、TSV等三维封装技术还处于研发中，仅少数业内领先企业如三星、长电科技等在一些特殊领域实现少许应用。现阶段，封装测试技术应用范围及代表性产品以下表所表示： 　　表1封装技术应用领域及代表性封装型式 　　 ? 　　(2)多个技术并存发展格局将长久存在 　　经过60多年发展，集成电路产业伴随电子产品小型化、智能化、多功效化发展趋势，技术水平、产品结构、产业规模等全部取得举世瞩目标成就。就集成电路封装类型而言，在它三个阶段发展过程中，已出现了几十种不一样外型尺寸、不一样引线结构、不一样引线间距、不一样连接方法电路。因为它们对应不一样应用需求，如，在功效上有大功率、多引线、高频、光电转换等，在中国