数字逻辑电路试验参考指导书.docVIP

课程名称：数字逻辑电路试验 指导书 课 时：8课时 集成电路芯片 一、介绍 数字电路试验中所用到集成芯片全部是双列直插式，其引脚排列规则图1－1所表示。识别方法是：正对集成电路型号（如74LS20）或看标识（左边缺口或小圆点标识），从左下角开始按逆时针方向以1，2，3，…依次排列到最终一脚（在左上角）。在标准形TTL集成电路中，电源端VCC通常排在左上端，接地端GND通常排在右下端。如74LS20为14脚芯片，14脚为VCC，7脚为GND。若集成芯片引脚上功效标号为NC，则表示该引脚为空脚，和内部电路不连接。 二、TTL集成电路使用规则 　　1、接插集成块时，要认清定位标识，不得插反。 　　2、电源电压使用范围为＋4.5V～＋5.5V之间，试验中要求使用Vcc＝＋5V。电源极性绝对不许可接错。 3、闲置输入端处理方法 (1) 悬空，相当于正逻辑“1” (2) 直接接电源电压VCC（也能够串入一只1～10KΩ固定电阻）或接至某一固定电压(＋2.4≤V≤4.5V)电源上， 或和输入端为接地多出和非门输出端相接。 (3) 若前级驱动能力许可，能够和使用输入端并联。 　　4、输入端经过电阻接地，电阻值大小将直接影响电路所处状态。当R≤680Ω时，输入端相当于逻辑“0”；当R≥4.7 KΩ时，输入端相当于逻辑“1”。对于不一样系列器件，要求阻值不一样。 　　5、输出端不许可并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。不然不仅会使电路逻辑功效混乱，并会造成器件损坏。 6、输出端不许可直接接地或直接接＋5V电源，不然将损坏器件，有时为了使后级电路取得较高输出电平，许可输出端经过电阻R接至Vcc，通常取R＝3～5.1 KΩ。 1．试验名称：组合逻辑电路设计和测试2．课时安排：2课时 试验一 组合逻辑电路设计和测试 一、试验目标 掌握组合逻辑电路设计和测试方法 二、试验原理 使用中、小规模集成电路来设计组合电路是最常见逻辑电路。设计 组合电路通常步骤图2－1所表示。 图2－1 组合逻辑电路设计步骤图 依据设计任务要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化逻辑表示式。并按实际选择逻辑门类型修改逻辑表示式。 依据简化后逻辑表示式，画出逻辑图，用标准器件组成逻辑电路。最终，用试验来验证设计正确性。 2、 组合逻辑电路设计举例 用“和非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1 设计步骤：依据题意列出真值表如表2－1所表示，再填入卡诺图表2－2中。 表2－1 D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1 表2－2 DA BC 00 01 11 10 00 01 1 11 1 1 1 10 1 由卡诺图得出逻辑表示式，并演化成“和非”形式 Z＝ABC＋BCD＋ACD＋ABD ＝ 依据逻辑表示式画出用“和非门”组成逻辑电路图2－2所表示。 图2－2 表决电路逻辑图 用试验验证逻辑功效 在试验装置合适位置选定三个14P插座，根据集成块定位标识插好集成块CC4012。 按图2－2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量对应输出值，验证逻辑功效，和表2－1进行比较，验证所设计逻辑电路是否符合要求。 三、试验设备和器件 1、 ＋5V直流电源 2、 逻辑电平开关 3、 逻辑电平显示器 4、 直流数字电压表 CC4011×2（74LS00） CC4012×3（74LS20） CC4030（74LS86） CC4081（74LS08） 74LS54×2(CC4085) CC4001 (74LS02) 四、试验内容 1、设计用和非门及用异或门、和门组成半加器电路。 要求按本文所述设计步骤进行，直到测试电路逻辑功效符合设计要求为止。 设计一个一位全加器，要求用异或门、和门、或门组成。 3、设计一位全加器，要求用和或非门实现。 五、试验预习要求 依据试验任务要求设