数字电子技术：数字电子技术 期末总复习.pptVIP

* 数字电子技术基础期末总复习 考试时间：6月28日9：30-11：30 答疑时间： 6月24日周五上午9:30-12:00，1-103，王老师 6月27日周一上午9:00-11:30， 2-A206 ，郝老师 期末总复习 * 考 试 注 意 事 项 半开卷考试，可以带一张A4纸。 所有试题答案都要写在答题本上，写在试卷上无效。 不抄题。但画波形时需把输入波形抄下来，对应输入波形画输出波形。 交卷时要把答题本、试卷同时上交。 不借用计算器。 带上有照片的有效证件。（包括实验考试） 遵守考场纪律，严禁作弊。 期末总复习 * 数字电子技术知识结构 逻辑代数（数学工具） 触发器 （第二种基本单元电路） 门电路 （第一种基本单元电路） 组合电路 时序电路 DAC、ADC （接口电路） 脉冲电路 ROM、RAM （LSI） 数字逻辑电路 期末总复习 * 第2章 逻辑代数及其化简 逻辑函数的四种表示方法：真值表、逻辑函数式、逻辑图及卡诺图。 用公式法把逻辑函数化简为最简与-或表达式，转换成与非-与非式或用与非门来实现。 用卡诺图法化简逻辑函数。 带约束条件的逻辑函数化简。 例题：2007级试卷“一，2” 期末总复习 * 第3章 集成逻辑门电路 各种门电路（与、或、非、与非、或非、与或非、异或（无圈）、同或）的逻辑功能(输入和输出之间的逻辑关系)。 TTL门的外部电器特性（传输特性、输入特性、 输入负载特性、输出特性）。 扇出系数的计算。 期末总复习 * 4. CMOS门的外部传输特性、输入负载特性。 5. OC（或OD）门、三态门、传输门的工作特点。 各种逻辑门的内部电路结构不作要求。 例题：1. 2006级试卷“二，1” 2. 2007级试卷“二，1”； 3. 2007级试卷“二，2” 期末总复习 * 第4章 组合逻辑电路 1. 组合电路分析方法（习题4-1） 1）写表达式；2）列真值表；3）说明功能。 2. 组合电路设计方法 1）列真值表；2）写表达式，化简或变换；3）画逻辑图。 3. 常用组合电路及其应用：电路分析、自扩展和实现逻辑功能 1）译码器；2）数据选择器；3）加法器； 4）编码器； 5）数值比较器 例题 2006级试卷，“二，2”（中规模分析，全加器） 2006级试卷，“三” （中规模分析，译码器） 2007级试卷，“四”（小规模设计，与非门） 2007级试卷，“三” （中规模设计，译码器） 中规模设计还应考虑数据选择器和全加器。 期末总复习 * 期末总复习 * 第5章 触发器 1.各种触发器(RS、JK、D、T、 T?)的逻辑功能及 其描述方法：特性方程。 2.已知电路图及输入信号波形，写出电路的次态函 数式并画输出信号波形。 电路结构：只要求基本RS触发器和同步RS触发器 例题： 1. 2007级试卷，“五”； 2. 2006级试卷，“五” 期末总复习 * 期末总复习 * 第6章 时序逻辑电路 1. SSI（同步/异步）时序逻辑电路的一般分析方法 写出时钟方程、驱动方程、状态方程及输出方程，利用状态转换图/表和时序图说明电路的逻辑功能，根据要求进行自启动检查。 2. 小规模时序电路的设计方法 逻辑抽象，得到状态转换图； 选择触发器的种类和个数； 求出状态方程及输出方程，并进而得到驱动方程； 画出电路图（根据要求进行自启动检查）。 期末总复习 * 3. 常用中规模时序电路 1） 寄存器和移位寄存器(74194) 计数器(74160/161,74290) 2）会读功能表（异步/同步作用端）、会分析 3）任意进制计数器的设计 （分为MN及MN两种情况，有清零法及置数法，级联时可采用串行进位及并行进位两种方式） 期末总复习 * 4. 时序电路与组合电路的综合应用 顺序脉冲发生器、序列信号发生器。 例题： 2006级试卷，“六”；（小规模分析，同步） 2006/2007级试卷，“四/六”；（中规模分析） 2006级试卷，“八”；（小规模设计） 2006级试卷，“七”；（中规模设计，74161） 期末总复习 * 第7章 脉冲波形的产生与整形 1. 施密特触发器、单稳态触发器 、 多谐振荡器的工作特点及其应用。 2. 555定时器构成施密特、单稳态、多谐振荡器的连接方式 ，画电路的工作波形。 3. 计算电路的相关参数 例题： 2006/2007级试卷，“六/七”；（多谐振荡器） 施密特触发器、单稳态触发器。 期末总复习 * 期末总复习 * 第8章 半导体存储器和可编程逻辑器件 1. 概念