应用于无线传感网络的压控振荡器设计.docVIP

应用于无线传感网络的压控振荡器设计 中文摘要：近年来手机通讯浪潮，使无线传感网络的发展进入新的阶段，从军事国防等领域逐渐延申到日常生活中来。无线传感网络的飞速发展对射频芯片的相关工艺技术提出了更高的要求，所以在当前工艺水平的前提下怎样设计出高集成度、高性能、低功耗的电路系统将会是研究的重点和难点。作为无线传感网络的重要组成部分，压控振荡器(Voltage-controlled oscillator)一直是研究重点，在射频集成电路上，当前主流的制造工艺是CMOS工艺。 本文首先分析了压控振荡器的基本工作原理，为电路设计提供里理论基础，然后分析介绍了几种经典振荡器的电路结构 ，最后重点介绍差分耦合电容电感振荡器。为了减少振荡电路相位噪声造成的影响，文章后半部分分析了相位噪声产生机理和模型，接着提出了相应的降噪方案。本次设计的压控振荡器是基于TSMC0.18um射频工艺，利用cadence仿真环境进行电路仿真和设计。 通常在CMOS工艺的射频频率上，设计LC耦合振荡器的关键是确定电容电感的工艺和晶体管参数。电感电容的制造工艺影响着器件本身的品质因数，进而影响到实际输出振荡波形的纯度。针对这一问题，文中分析了片上螺旋电感结构的优势，并且利用cadence平台进行仿真。 仿真结果表明：在1.8V电源电压的基础下调谐范围达到2.4GHz-2.4835GHz，振荡电路工作电流小于1mA，输出电压的峰峰值大于0.9V，相位噪声小于-100dBc/Hz@1MHz。 本次设计的差分耦合LC振荡器总体达到设计指标，完成了电路设计。 关键词：无线传感网络，压控振荡器，相位噪声，CMOS工艺 前言 随着无线通信系统和片上系统的飞速发展，特别是无线传感网络的普及，使得射频芯片设计向着高集成度，低成本功耗的方向发展。片上系统的不断发展，不仅是机遇而且对射频芯片CMOS工艺提出了更高的要求。 1 绪论 1.1 概念界定 1.1.1 无线传感网络 无线电通讯最初由意大利的马可尼发。从上个世纪90年代无线通讯得到飞速发展如今无线传感网络已经逐渐得到完善，在日常生活中也随处可见。无线传感网络是由一个个无线传感器作为节点构成的系统，无线传感网络的节点结构由射频收发机、微处理器、感应器接口、电源和传感器组成，其结构示意图如1-1所示。 图 1-1[无线传感器网络节点结构示意图] 1.1.2 压控振荡器 Bellescize 最早在1932年提出了锁相的概念但是这一概念在当时并没有被广泛的运用。1970年之后，逐渐开始出现了能够利用分频的锁相环来实现来增加频率的倍频技术。 压控振荡器是一种输出的振荡频率可以通过改变电压进行调节的器件，也就是说压控振荡器的输出频率可以用输入电压通过相关函数表达出来。压控振荡器因为这一优点，通常被用来提供精确稳定的周期时变信号，比如为混频器提供本振信号、数字电路的时钟等。 通信电子领域对基础部件的工艺质量要求越来越严格，尤其是宽调谐低相位噪声的压控振荡器设计要求更是如此。 1.2 国内外研究现状 1.2.1 电路拓扑结构 电容电感振荡器的最基本结构是利用电感电容组成谐振电路输出振荡信号。但是由于电感电容在实际应用中会产生噪声，另外作为放大器的MOS管与电流源也是实际应用中会存在的噪声源。为了提高振荡器在实际电路应用中的稳定性，人们在电路设计的过程中普遍采用电路拓扑结构，比如利用电流镜结构代替尾电流源，为了抵抗外界噪声干扰在输出段设置缓冲级，还有应用gm-boosting技术来提高电路中负跨导的结构 1.2.2 CMOS工艺现状 由于摩尔定律(Moore Law)的存在，CMOS工艺特征尺寸会不断的减小，采用CMOS工艺制作的晶体管的特征频率也会不断的提高。低功耗、低成本、对片上电路系统的高度集成的CMOS工艺，已经成为射频集成芯片的主要制作工艺。如今14nmCMOS工艺已经开始量产。 在CMOS工艺中制作集成电路不仅要考虑到器件的参数。因为芯片面积有限，所以要求电子元器件需要尽量的小，在设计电感电容的规格时要考虑到元器件的布局。这类问题涉及到版图布局设计，另外片上电感和可变电容也和低频工艺时有所区别有关可变电容和片上电感的问题将在以下章节详细讨论。 1.2.3 相位噪声理论研究现状 实际电路工作不像仿真环境那样精确，各种电子元器件本身带有噪声，电源和晶体管也会对振荡器的输出信号产生影响，相位噪声就是用来量化这种影响的参数。 国外有关于相位噪声的研究已经有许多文献积累，从振荡器的噪声源分析相位噪声可以分为两种主要的方法。第一种是Leeso