数字式石英钟课程设计报告.pdfVIP

. 数字电子钟的设计与制作 一、 设计概述 1. 设计任务 ? 时钟脉冲电路设计 ? 60 进制计数器设计 ? 24 进制计数器设计 ? “秒”，“分”，“小时”脉冲逻辑电路设计 ? “秒”，“分”，“小时”显示电路设计 ? “分”，“小时”校时电路 ? 整点报时电路 2. 功能特性 ? 设计的数字钟能直接显示“时”，“分”，“秒”，并以24 小时为一计时周期。 ? 当电路发生走时误差时，要求电路具有校时功能。 ? 要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。 3. 原理框图 . . 图 1 原理框图 二、 设计原理 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期 为 24 小时，显示满刻度为 23 时 59 分 59 秒，另外应有校时功能和报时功能。因此，一 个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路 和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、 校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时 系统的精度，一般用石英晶体振荡器加分频器来实现。 将标准秒信号送入“秒计数器”，“秒 计数器”采用60 进制计数器，每累计 60 秒发现胡一个“分脉冲”信号，该信号将作为“分 计数器”的时钟脉冲。“分计数器”也采用60 进制计数器，每累计 60 分钟，发出一个“时 脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24 进制计时器，可实现对一 天 24 小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码 器译码，通过六位 LED七段显示器显示出来。 整点报时电路时根据计时系统的输出状态 产生一脉冲信号， 然后去触发一音频发生器实现报时。 校时电路时用来对“时”、“分”、“秒” 显示数字进行校对调整的。 三、 设计步骤 1. 计数器电路 根据计数周期分别组成两个 60 进制（秒、分）和一个 24 进制（时）的计数器。把 它们适当连接就可以构成秒、分、时的计数，实现计时功能。 CC4518 的符号如图，一 个芯片集成了两个完全相同的十进制计数器，其异步清零信号 CR 是高电平有效。记数 脉冲输入 CP 和记数允许 EN 是或关系，即 EN=1 时， CP 脉冲可以通过或门产生上升沿 触发记数，反过来如将 CP端接低电平（ CP=L），则 EN 端可以加入计数脉冲，用其下降 . . 沿经反相通过或门产生上升沿触发计数，计数器输出 8421BCD 码。 ? 秒计数器的设计及安装 秒计数器为 60 进制计数器。实现此模数的计数器是由双 BCD 同步加计数器 CD4518 构成。秒计数器是六十进制，由一个十进制和一个六进制计数器异步级联组成，各记数 器都接成下降沿触发方式， 其中六进制计数器用异步复接法构成。 两级计数器出现 0110 ， 0000 时通过置数脉冲使计数器清零 ,也就是此时 AQ2,AQ1 通过与门后发出置数脉冲使计 数器通过清零端 AR 清零（如图 2 所示）。 图 2 秒计数器 ? 分计数器的设计及安装