存储器功能部件的设计和实现.docVIP

存放器功效部件设计和实现 一、试验目标 学习QuartusII软件基础操作 了解存放器基础原理和过程 设计出存放器功效部件并对设计正确性进行验证 二、试验内容 设计出功效完善存放器功效部件，并对设计正确性进行验证。具体要求以下： 用图形方法设计出存放器功效部件电路原理图 测试波形要用时序仿真实现，验证存放器读、写操作 写、读操作最少要访问到4个不连续存放单元，即先向4个以上不连续存放单元中写入不一样数据，再依次读出 将设计文件封装成器件符号 存放器数据宽度最好为16位 存放器扩展试验，具体以下： 用图形方法设计出存放器功效部件电路原理图 用数据宽度为4或8，地址宽度为6存放器，扩展成数据宽度为16，地址宽度为8存放器 测试波形要用时序仿真实现，验证存放器写、读操作，要访问到全部存放器器件，即假如存放器扩展设计用了8个存放器器件，就要用最少8个不一样数据，访问8个不一样地址存放单元，而这8个不一样地址存放单元，分别在8个存放器器件中 将设计文件封装成器件符号 三、试验装置 安装有QuartusII软件PC机1台。 四、试验原理 (1)存放器功效部件设计 利用参数化宏功效模块LPM_RAM_DQ设计16位存放器相对简单，只需要在存放模块定义LPM_RAM_DQ参数数据位数LMP_WIDTH为16位、地址位数LMP_WIDTHAD为8即可定义成对应容量存放器。 在该设计中需要说明是，为了方便将设计存放器模块用到总线系统中，所设计模块要含有数据暂存和三态输出功效，所以在存放器数据输入端需要添加数据暂存功效，在存放器数据输出端需要添加三态输出功效，即还要用到74213、74244芯片作为存放器输入和输出。 （2)存放器扩展试验 存放器扩展试验要求在利用参数化宏功效模块LPM_RAM_DQ设计存放器时数据位数LMP_WIDTH设置为4或8、地址位数LMP_WIDTHAD为6，再利用这么设计存放器模块进行字扩展（地址宽度扩展）和位扩展（数据宽度扩展），最终实现数据宽度为16、地址宽度为8存放器。 五、设计 数据寄存器74273*2地址寄存器74273存放器 数据寄存器74273*2 地址寄存器74273 存放器 LPM_RAM_DQ 三态门 74244*2 RD WR WRE 六、试验结果 （1）原理图 数据暂存功效： 用1个74273作为8位地址数据暂存器，用2个74273作为16位数据数据暂存器。从总线上输入数据首先存入这3个暂存器中，再经过写功效将数据写入存放器中对应地址。 三态输出功效： 用2个74244作为16位数据三态输出。打开三态门，给出读信号和地址，从存放器中对应地址里数据读出打入总线。 存放器： 用一个LPM_RAM_DQ芯片。LPM_WIDTH设置为16，表示数据位数为16位，LPM_WIDTHAD设置为8，表示地址位数为8位。data[]端接2个74272组成数据暂存器，address[]端接1个74274组成地址暂存器，q[]端接2个74244组成三态输出。 （2）波形仿真 写功效： 将clka打开，在a[]中输入8位地址，0012、0044、0013、00AA。 将clkd打开，在in[]中输入16位数据，对应上面4个地址，1234、AB2C、3F4A、23DA。 将清零端设置为无效 将存放器写使能WRE打开，写控制WR打开，读控制RD关闭，数据写入对应地址。 读功效： 将clka打开，在a[]中输入8位地址，0012、0044、0013、00AA。 将存放器写使能WRE关闭，写控制WR打开，读控制RD打开，且WR在RD之前，输出端out[]读出对应地址数据。 （3）器件封装 七、试验总结 经过这次试验，我们愈加了解了存放器工作原理，和存放器在写存放和读存放过程。在连线过程中我也能够愈加熟练地连接线，有了很大收获。同时加强了对书本教材了解，增加了动手实践能力，经过和队友合作，更深刻体会到了团体力量关键性。另外在此次试验中，我们也学会了怎样将复杂问题分解成多个简单模块，这么能够很大程度上简化整个设计和实现上难度。