mos逻辑集成电路-1解读.ppt

第四章 MOS 逻辑集成电路 学习要求 ? MOSFET 结构及工作原理（补充） ? CMOS 基本逻辑单元 ? 静态逻辑和动态 CMOS 电路 ? BiCMOS 逻辑集成电路 ? MOS 存储器 参 考 书 数字 CMOS VLSI 分析与设计基础 . 北京大学出版社， 1996 ， 2002 年 12 月第 2 次印刷 Sung-Mo Kang, Yusuf Leblebici, CMOS Digital Integrated Circuits Analysis and Design, McGraw Hill Third Edition 2003 数字 VLSIC 的内容 系统特性 可靠性、可制造性 可测性 微处理器、专用数字电 路、 VLSI 子系统 规则结构 ROM 、 RAM 、 PLA 、 FPGA 反相器 组合和时序逻辑电路 静态特性 动态特性 MOSFET 、电阻、电容和互联模型 CMOS 的制备工艺 设计 实现 设计中所涉及的内容 FET （ Field Effective Transistor ） ? The junction-gate field effective transistor ? The insulated MOS/FET gate transistor ? The deletion type transistors ? The enhancement type transistors 补充知识 ? MOS 的结构、工作原理 ? MOS 的阈值电压 V T ? MOS 中应注意的问题 MOS 管概述 ? Metal Oxide Semiconductor Field Effective Transistor-MOSFET ? 特点 ? 制造工艺简单 ? 成品率高 ? 功耗低、体积小 ? 输入阻抗高，可利用栅源电容进行动态存储 ? N 沟 MOS 较 P 沟 MOS 速度快，但工艺复杂 ? CMOS 输入阻抗更高、没有静态功耗 ? Voltage-controlled semi-conductor components MOS 晶体管的分类 S D G 多 晶 硅 有 源 区 金 属 W L SiO 2 SiO 2 n + n + S D L p-Si t ox x j G MOS 晶体管的结构 版图 剖面图 B 关键参数：沟道长度 L 沟道宽度 W 栅氧化层厚度 Tox 衬底掺杂浓度 Nsub 源漏 pn 结结深 xj S （ source ） G （ Gate ） D （ Drain ） B （ Bulk ） 栅一定要全部覆盖沟道区 分清 S 、 G 、 D 、 B 区 （图 a-1 ） （图 a-2 ） （图 a-3 ） NMOS 剖面图 CMOS 剖面图 CMOS 标准门的例子 CMOS 的微观照片 MOS 管工作原理 ? 以 NMOS 为例，栅源形 成正向电压 ? 驱赶衬底的多数载流子 空穴，吸引少数载流子 电子，在栅极下形成一 个耗尽层，称之为反型 层。 ? 在正向电压大于阈值电 压， N+ 扩散层中的多数 载流子被吸引到栅极之 下，衬底的少数载流子 也被吸引到栅极之下， 称之为 N 型感生沟道。 ? 感生沟道与衬底之间依 靠耗尽层进行绝缘。 施加正 V GS 电压的 nMOS 晶体管， 图中显示出耗尽区和感应沟道 阈值电压定义 ? MOS 的阈值电压 V T ? 在栅极上施加一个正电压（相对于源 极）时，栅极和衬底会形成电容的极 板，而栅极氧化物则充当电介质。 ? 耗尽层类似于 pn 结二极管中所产生的 耗尽区 ? 使 MOS 结构半导体表面产生强反型 层所需要外加的栅、源电压，称为 “阈值电压”。（开启电压） ? V T 的计算 ? 电压、电容和电荷量关系式 ? 耗尽层中的电荷 ? 理想 MOS 结（费米势） ? 金属 - 半导体功函数差 ? 氧化膜中的电荷（表面态电荷） ? 注入（ Implants ） ox I ox sf MS F ox B T C Q C Q C Q V ? ? ? ? ? ? ? ? 2 V FB 通常把实现平直能带条件 所需要的栅电压称为平带 电压， V FB 电流 — 电压关