集成电路设计原理第七章 双极型逻辑集成电路.pptVIP

* 7.3.3 版图设计规则的基本内容1.影响最小线宽的因素： ①制版能力： 制版设备、掩膜版质量、操作水平等 ②光刻水平： 光刻设备、光刻胶质量、操作水平等 ③介质成分、厚度以及杂质分布均匀度等 * 7.3.3 版图设计规则的基本内容2.影响最小间距的因素 ①掩膜对准容差： 掩膜容差、光刻对准容差（多次性） ②横向扩散： 与PN结深度有关 ，具有方向性 ③耗尽层宽度： 与工作电压、杂质浓度有关 ④可靠性的余度： 包括其它未考虑因素 * 7.3.4 多射级晶体管的版图设计 1.减小反向漏电流的重要性 当输入端A为高电平，C为低电平时， VOH VOL VCC F R2 R1 A C T1 T2 E1 E2 NPN I叉 E1本来应该截止，现在却因为横向NPN的存在而有交叉漏电流。 I叉大小与横向NPN的交叉放大系数 有关。 * 7.3.4 多射级晶体管的版图设计 1.减小反向漏电流的重要性 VCC F R2 R1 A C T1 T2 E1 E2 当输入端全为高电平时，T1工作在反向有源，如果 较大，会引起前级输出的高电平下降，严重时会引起逻辑错误。 VOH VOH * 7.3.4 多射级晶体管的版图设计 2.采用长脖子基区结构 VCC F R2 R1 A B C T1 T2 T1反向有源时，集电结正偏，基极电流的大部分不进入内基区，减小了晶体管效应，βR， β叉均变小。 （2~3方） * 7.3.4 多射级晶体管的版图设计 3.采用肖特基晶体管结构 VCC F R2 R1 A B C T1 T2 T1反向有源时，集电结正偏，基极电流的大部分被肖特基二极管分流，减小了晶体管效应。 * 7.3.5 二极管的版图设计 根据电路对二极管的具体要求（如二极管的正向压降、反向击穿电压、恢复时间），选取相应结构的二极管。 根据工作电流和对寄生串连电阻的要求选取相应大小的面积。 肖特基二极管要注意减小边缘电场集中现象，以便改善击穿特性。 * 7.3.6 TTL集成电路版图设计举例——中速中功耗八输入端与非门（有与扩展端）(1)静态参数要求 * 典型PN结隔离工艺 P-sub 111 ? =7~15 ?cm R?BL =20 ?/? ?epi =0.2~0.5 ?cm Wepi=5~7?m R?B =200 ?/? Xjc=2.5~3?m R?E =20 ?/? Xje=1.5~2?m ? ? 20 7.3.6 TTL集成电路版图设计举例——中速中功耗八输入端与非门（有与扩展端）(1) 工艺条件 * 7.3.6 TTL集成电路版图设计举例(2)工艺层 钝化层保护芯片表面，钝化窗口作为压焊点 钝化窗口（pad） 7 器件电极的连线 金属（Metal） 6 金属与隔离墙、基区扩散、发射区扩散的接触孔 引线孔Contact） 5 制作NPN管的发射区，制作外延层电极的欧姆接触，制作电阻（经常用作“磷桥”） 发射区扩散（N+） 4 制作NPN管的基区、制作横向PNP管的发射区和集电区，制作电阻（精度适中） 基区扩散（P） 3 器件间的电性能隔离 隔离墙（P+） 2 减小寄生PNP影响，减小串联电阻，制作小电阻（精度差） 埋层（N+-BL） 1 图层标识 主要用途 工艺层 序号 * 7.3.6 TTL集成电路版图设计举例(3)设计规则 1.扩散区与引线孔最小套刻间距 6 2. 引线孔最小尺寸 10x12 3.硼扩散区和磷扩散区最小宽度 14 4.硼扩与磷扩最小套刻间距 8 5.硼扩、磷扩最小间距 14 6.隔离扩散区最小宽度 16 7.元件与隔离槽最小间距 22 8.金属线最小宽度 12 9.金属线最小间距 10 10.金属线与引线孔最小套刻间距 4 11.钝化窗口最小尺寸 100x100 1