《EDA技术及应用》实验指导书.docVIP

《EDA技术及应用》实验指导书 《EDA技术及应用》实验指导书 PAGE / NUMPAGES 《EDA技术及应用》实验指导书 《 EDA 技术及应用》实验指导书 实验一 组合逻辑器件设计 一、实验目的 1、经过一个简单的3－8 译码器的设计 , 掌握组合逻辑电路的设计方法。 2、掌握组合逻辑电路的静态测试方法。 3、初步认识QUARTUS II原理图输入设计的全过程。 二、实验主要仪器与设施 1、输入： DIP 拨码开关 3 位。 2、输出： LED灯。 3、主芯片：EP1K10TC100－3。 三、实验内容及原理 三- 八译码器即三输入， 八输出。输出与输入之间的对应关系如表1-1-1 所示。 表 1-1 三 - 八译码器真值表 输入 输出 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 四、预习要求 做实验前一定仔细复习数字电路中组合逻辑电路设计的有关内容（编 码器、译码器）。 1 《 EDA 技术及应用》实验指导书 五、实验步骤 1、利用原理图设计输入法绘图1-1-1。 2、选择芯片 ACEX1K EP1K10TC100。-3 3、编译。 4、时序仿真。 5、管脚分派，并再次编译。 6、实验连线。 7、编程下载，察看实验结果。 图 1-1 三 - 八译码器原理图 六、实验连线 用拨码开关的低三位代表译码器的输入 （ A，B，C），将之与 EP1K10TC100-3 的管脚相连；用 LED灯来表示译码器的输出 （D0～ D7），将之与 EP1K10TC100-3 芯片的管脚相连。拨动拨档开关，能够察看发光二极管与输入状态的对应关 系同真值表中所描绘的状况是一致的。 七、实验结果 2 《 EDA 技术及应用》实验指导书 八、思虑题 在输入端加入使能端后应怎样设计？ 附：用硬件描绘语言达成译码器的设计： ： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY T2 IS PORT( A: INSTD_LOGIC_VECTOR(2 DOWNTO 0); OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END T2; ARCHITECTURE A OF T2 IS BEGIN WITHASELECT Y =WHEN 000,WHEN 001,WHEN 010,WHEN 011,WHEN 100,WHEN 101,WHEN 110,WHEN OTHERS; END A; 3 《 EDA 技术及应用》实验指导书 实验二 组合电路设计 一、实验目的 1、 掌握组合逻辑电路的设计方法。 2、 掌握组合逻辑电路的静态测试方法。 3、 加深 FPGA 设计的过程，并比较原理图输入和文本输入的好坏。 二、实验主要仪器与设施 1、输入：按键开关（常高）4 个；拨码开关 4 位。 2、输出： LED 灯。 4、 主芯片： EP1K10TC100-3。 三、实验内容及原理 1、四舍五入鉴别电路， 其输入为 8421BCD 码，要求当输入大于或等于5 时，鉴别电路输出为1，反之为 0。原理图如图 1-2-1。 图 2-1 四舍五入鉴别电路原理图 2、设计四个开关控制一盏灯的逻辑电路，要求合任一开关，灯亮；断任 一开关，灯灭。原理图如图1-2-2。 图 2-2 开关控制电路原理图 3、设计一个优先权排队电路，排队次序： A=1 为最高优先级； B=1 为次 4 《 EDA 技术及应用》实验指导书 高优先级； C=1 为最低优先级。要求输出端最高只好有一端为“1”， 即只好是优先级较高的输入端所对应的输出端为“1”。原理图如图 1-2-3 所示。 4、1-2-3。 图 2-3 优先权排队电路原理图 四、预习要求 做实验前一定仔细复习数字电路中组合逻辑电路设计的有关内容（组 合电路的设计方法、加法器的设计、三人表决器的设计等） 。 五、实验步骤 1、利用原理图设计输入法绘图2-1。 2、选择芯片 ACEX1K EP1K10TC100。-3 3、编译。 4、时序仿真。 5、管脚分派，并再次编译。 6、实验连线。 7、编程下载，察看实验结果。 同理，达成图 2-2、2-