信息技术概述.pptVIP

封装后的集成电路 封装 将单个的晶粒固定在塑胶或陶瓷制的芯片基座上，并把晶粒上蚀刻出的一些引线与基座底部伸出的插脚进行连接，以作为与外界电路板连接之用，最后盖上塑胶盖板，用胶水封死，封焊。 集成电路的制造 * 淮海工学院 计算机科学系 第三十页，共七十二页。 集成电路的制造 常见的封装形式有单列直插式（SIP）、两边带插脚的双列直插式（DIP）和四边带插脚的阵列式（PGA）、扁平贴片式(QFP)、PLCC式、交错网格式等。如同在电脑里看到的那些黑色或褐色边上带有插脚或引线的矩形小块。 * 淮海工学院 计算机科学系 第三十一页，共七十二页。 集成电路的制造 成品测试 一般测试：将芯片置于各种环境下测试其电气特性，如消耗功率、运行速度、耐压度等。经测试后的芯片，依其电气特性划分为不同等级。 特殊测试：根据客户特殊需求的技术参数，从相近参数规格、品种中拿出部分芯片，做有针对性的专门测试，看是否能满足客户的特殊需求，以决定是否须为客户设计专用芯片。经一般测试合格的产品贴上规格、型号及出厂日期等标识的标签并加以包装后即可出厂。而未通过测试的芯片则视其达到的参数情况定作降级品或废品。 集成电路成品 * 淮海工学院 计算机科学系 第三十二页，共七十二页。 集成电路的制造 * 淮海工学院 计算机科学系 第三十三页，共七十二页。 1.2.3集成电路的发展趋势 集成电路的工作速度 主要取决于组成逻辑门电路的晶体管的尺寸，晶体管的尺寸越小，其极限工作频率越高，门电路的开关速度就越快。芯片上电路元件的线条越细，相同面积的晶片可容纳的晶体管就越多，功能就越强，速度也越快。 * 淮海工学院 计算机科学系 第三十四页，共七十二页。 集成电路的发展趋势 提高集成度，关键在缩小门电路面积 集成电路特点：体积小、重量轻、可靠性高 Moore定律 单块集成电路的集成度平均每18～24个月翻一番 ——Gordon E.Moore,1965年 Intel公司创始人 * 淮海工学院 计算机科学系 第三十五页，共七十二页。 集成电路的发展趋势 Intel公司微处理器集成度的发展 1970 1975 1980 1985 1990 1995 2000 1,000 10,000 100,000 1,000,000 10,000,000 100,000,000 4004 8008 8080 8086 80286 80386 80486 Pentium Pentium II Pentium III Pentium 4 晶体管数 * 淮海工学院 计算机科学系 第三十六页，共七十二页。 集成电路的发展趋势 1999 2001 2004 2008 2014 工艺(μm) 0.18 0.13 0.09 0.06 0.014 晶体管(M) 23.8 47.6 135 539 3500 时钟频率(GHz) 1.2 1.6 2.0 2.655 10 面积(mm2) 340 340 390 468 901 连线层数 6 7 8 9 10 晶圆直径（mm） 300 300 350 400 450 引脚数目 700 957 3350 功耗（w） 90 130 183 * 淮海工学院 计算机科学系 第三十七页，共七十二页。 集成电路的发展趋势 目前集成电路生产的主流技术： 12吋晶圆、0.18微米工艺，并正在向14吋晶圆、 0.09微米工艺过渡 Intel P4：已采用0.13μm工艺制造生产 AMD：有采用0.13μm工艺制造生产的CPU 1（μm微米）＝ 1/1,000,000（米） 美国半导体协会(SIA)预测，到2010年将能达到18吋晶圆和0.07～0.05微米的工艺。在未来十年时间里，集成电路的技术还将继续遵循Moore定律得到进一步的发展 * 淮海工学院 计算机科学系 第三十八页，共七十二页。 AMD采用 0.13微米工艺制造CPU * 淮海工学院 计算机科学系 第三十九页，共七十二页。 集成电路的发展趋势 问题与出路 线宽进一步缩小、线路间的距离越来越窄以后，干扰将越益严重。 为了减少这种干扰，可以采取减小电流，降低电压的方法来解决。 但是，当晶体管的基本线条小到纳米级，线路的电流微弱到仅有几十个甚至几个电子流动时，晶体管已逼近其物理极限，它将无法正常工作。 在纳米尺寸下，纳米结构会表现出一些新的量子现象和效应，可以利用这些量子效应研制具有新功能的量子器件，从而把芯片的研制推向量子世界的新阶段——纳米芯片技术。 同时，人们还在研究将自然界传播速度最快的光作为信息的载体，发展光子学，研制集成光路，或把电子与光子并用，实现光电子集成。 * 淮海工学院 计算机科学系 第四十页，共七十二页。