RISC-V处理器芯片的电源网络设计.docxVIP

? ? RISC-V处理器芯片的电源网络设计 ? ? 李溢祺，王仁平 (福州大学 物理与信息工程学院,福建 福州 350108) 近年来，随着芯片制造和半导体产业的发展，芯片的集成度越来越高。不断增大的集成度带来了欧姆电压降(ohmic potential drop，IR drop)、电迁移(electromigration effect，EM)以及热载流子效应(hot carrier effect，HEC)等一系列问题[1]。电压降是芯片内部电源线不断变细，电阻变大，消耗在电源线上的电压变大产生的现象。电迁移是由于芯片内部金属连接线不断变细导致金属线能承受的电流密度上限变小，引起的金属离子迁移的现象。这些现象在80 nm以下的芯片制程中越来越不可忽视[2]。 设计一个合理的电源网络结构可以很好地解决上述问题。在芯片的电源网络设计领域，国内外学者都进行了相应的研究。 在学术上，国外主要提出了：基于网络划分的层次分析方法、基于预优共轭梯度的分析方法、基于类多网格技术的分析方法等；国内这方面研究起步较晚，主要集中于对层次分析法和类多网格法等技术的改进。这些研究都是专注于电源网络压降计算的计算速度和精度方面的提升[3]。 在工程上，国内外的研究主要集中于工程实践和设计分析流程上的优化。一般是通过EDA工具抽取电源网络的寄生参数，建立模型进行分析、计算和验证，并以此评估所设计的电源网络是否合理[4]。这些研究主要专注于保证设计的可靠性。工程设计的周期长短和可靠性很大程度取决于设计者的设计经验。由于集成电路的规模越来越庞大，EDA工具分析电源网络所需的时间不断增加[5]，每一次重新设计和分析验证都要花费很大的时间成本，采用一套合理可靠的电源网络设计方法成为了大多数设计者的选择。 本文的芯片采用的是RISC-V指令集架构，可以支持二维码识别等功能。本文从工程的角度入手，主要通过该芯片的版图设计来解决电源网络设计常遇到的问题，以及如何在设计阶段就考虑电压降以及电迁移因素的影响，减少电源网络设计过程中的迭代，缩短芯片整体的设计周期。 1 RISC-V芯片电源网络的设计 电源网络通常由电源IO、电源环、电源网格和电源轨道四个部分组成。电源IO的数量决定外部提供的总电流的大小，电源环和电源网格的设计影响芯片内部电压降的大小，电源轨道为标准单元提供正常工作所需的电压[6]。电源轨道的参数一般是厂家预先定义好的，不需要特别的设计，所以本文的电源网络设计主要包括电源IO数目的确定和电源环、电源网格的设计两个部分。本设计所使用的逻辑综合和布局布线(place and routing，PR)工具是synopsys公司的Design Compile和IC Compile。经过逻辑综合后，本设计包含的物理单元数量为：标准单元数20 656个，电源IO 28个，用于存取数据的4K*32位的ram模块2个。 本设计采用的工艺库是中芯国际(semiconductor manufacturing international corporation，SMIC)的55 nm的工艺库，该工艺库适用的电压范围为1.08～1.32 V，温度范围为-40～125 ℃，可选的金属层数为6～10层，本设计采用6层金属的设计方案。 1.1 电源IO数目的确定 电源IO是专门用于给芯片供电的特殊电源IO。每个电源IO能提供的电流大小是有限的，取决于采用的工艺、电压以及温度等因素[7]。只有设置足够数目的电源IO才能保证芯片的正常运行。计算电源IO数目见公式(1)： (1) 式中，Ptotal、Itotal以及Vcore分别表示芯片内核的消耗的总功耗，mW、正常工作时所需的工作电流,mA，以及电压,V；n表示电源IO的数目,个；I1.2 V表示一个供电电压为1.2 V电源IO可以提供的最小电流的大小,mA。通过上式，我们就可以计算出所需的电源IO数目。 用式(1)计算，必须先估算出芯片内核消耗的总功耗Ptotal。本设计中，该功耗主要由两个部分的单元产生，一是标准单元的总功耗Pstd，二是所使用的2个RAM的总功耗Pram。 (1)计算标准单元的总功耗Pstd 首先，估算出设计的等效总门数m。可以通过以下公式得出： (2) 式中，Stotal表示设计中时序和组合逻辑单元的总面积,μm2；Snand表示最小型号的二输入与非门的面积，μm2。 根据逻辑综合的结果，可以得到Stotal为280 326 μm2。通过查看逻辑库.lib文件可以得到Snand为1.12 μm2，计算可得总门数m为250 292门。 其次，根据等效门数m计算出标准单元总功耗Pstd。通过查看厂家提供的数据手册，可以得到二输入与非门在Typical条件下的基本功耗Pnand约为0.016 8 μW。将其与式(2)