基于fpga+dsp的多通道图像获取系统设计.docxVIP

基于fpga+dsp的多通道图像获取系统设计 0 基于系统集成性与实用性的多通道成像技术 用肉眼长时间观测是不可能的。集成多通道图像融合方法可以很好地解决这个问题。多通道同时成像存在着图像融合、大容量数据的缓存、数据高速传输等关键问题。目前成像系统尺寸向着灵巧便携式发展，因此在解决多通道成像关键问题的同时必须考虑到系统的集成性与实用性。DSP是一种非常适合进行实时数字信号处理的微处理器，它具有可编程性好、可靠性高、灵活性大、易于大规模集成等优点 1 系统工作原理 多通道图像获取系统主要由三路图像传感器、时序控制模块FPGA、电源模块、数字处理模块TMS320DM642、千兆以太网传输模块（PHY）、时钟管理等组成。见图1。 图像传感器：主要用于接收图像信息，将光信号转化为电信号，电信号经过A/D转换从模拟信号转化为系统可以处理的数字信号； 时序控制模块FPGA：主要用于各种逻辑时序控制，图像传感器数字信号的格式编排等； 数字处理模块DSP：用于多通道数据处理； 时钟管理：提供各个系统所需的外部时钟信号。 电源模块的功能是为多通道图像获取系统提供各个直流电平，由于系统模块较多，采用电源稳压芯片作为电平转换。主要电源种类与电流大小见表1。根据电源种类和功耗分析，采用TI公司同步降压TP54610进行系统电源设计。TPS54610是专门用于DSP,FPGA等多芯片、大电流输出的同步降压DC/DC稳压器，峰值电流可达12 A，输出电流为6 A，输出电压0.9～3.3 V可调，可利用SS/ENA和PWRGD引脚设计启动时间和顺序启动电路 2 带宽和视频显示接口 多通道图像获取系统主要包括3个图像传感器，其像元总量与量化等级及有效数据量结果如表2所示。 单帧总的数据量为17 868 800 b，为17 Mb，如果要求10 J/s显示数据，则需要数据带宽170 Mb，一般USB2.0协议或PCI协议可以实现，但若要求实时图像，达到视频级25 J/s显示，则需要425 Mb/s，则需要采用千兆以太网接口实现数据传输。 3 fpga数据处理功能 多通道图像获取系统逻辑控制核心由FPGA完成成的，负责控制产生各个通道图像传感器的驱动时序、数模转换以及其他电子学模块所需的工作时序，并对采集到的数据进行格式编排，最终通过数据传个DSP进行数据处理。除此之外，FPGA还要实现上位机指令解析。选择FPGA时主要考虑以下几点： (1)FPGA工作时钟与速度； (2)FPGA内部资源，包括逻辑门、存储单元容量、PLL等； (3)I/O口数目以及封装选择。本文中选取了Altera公司CycloneⅢ系列EP3C40F484作为时序控制芯片，基本性能参数如表3所示。 4 数字处理器模块ts320cd648 TMS320DM648是TI公司推出的一款高性能32位定点运算DSP，主要面向多媒体数字视频处理器 4.1 dsp视频接口 DM648具有5个独立的视频接口（Video Port,VP):VP0,VP1,VP2,VP3,VP4，每个VP口可以工作在视频输入、视频输出或传输流（Transport Stream Interface,TSI）模式。每个VP口由通道A与通道B组成，这两个通道共享5 120 B数据缓存FIFO，可通过配置寄存器分配空间大小。VP口的两个通道通过寄存器设置同时配置为视频输入或输出端口，可接收数据格式有8 b BT.656或8 b原始数据、16 b Y/C、16 b原始数据、8 b TSI本设计中将数据通道配置成输入端口，16 b原始数据。DSP视频接口与FPGA硬件连接如图2所示。其中VP2..VP9与VP12..VP19为16 b数据，VPCLK0与VPCLK1为同步时钟，VPCTL0,VPCTL1与VPCTL2为控制信号。 4.2 dsp/sdram接口 多通道图像融合存在大量数据处理，而这些数据的缓存成为了人们需解决的关键问题。为匹配DSP的高速数据处理的功能，DSP的外部存储器接口从普通的SDRAM发展到了读写速度为533 Mb/s的DDR2。TMS320DM648内部具有DDR2存储控制器，可与JESD79D-2A标准DDR2 SDRAM无缝相接，接口连接方式见图3。 4.3 控制模块nk 在DM648片内，3口以太网子系统3PSW(3-Port Ethernet Switch Subsystem）负责管理控制DSP与外部以太网PHY（物理层）的数据包传输。3PSW主要包括3口以太网开关通信处理器、串行吉比特介质独立接口SGMII(Serial Gigabit Media Independent Interface）、串行/解串模块、数据输入输出管理MDIO，如图4所示。3口以太网有三个数据通道，其中一个与C64+DSP内部相