高速ucdc图像传感器ccd60时序驱动电路的设计.docxVIP

高速ucdc图像传感器ccd60时序驱动电路的设计 高视频图像采集系统广泛应用于图像诊断领域。目前，该系统的主要设备是高速固体图像传感器，通常使用cd相机（chargacouper）图像传感器。CCD具有体积小、重量轻、分辨率高、灵敏度高、可靠性好等优点,广泛应用于机器人视觉系统、安全保卫系统、智能交通系统以及Internet 接入装置等领域,许多科学级高速摄像系统也是采用CCD图像传感器。但是CCD器件需要多种电源供电,同时需要复杂的逻辑控制时序,这往往成为设计CCD高速相机的技术难点。CCD60图像传感器是1000 f/s(frame per second)高速高灵敏度科学级CCD图像传感器芯片。本文介绍了一种CCD60电源与逻辑驱动电路的设计方法,是CCD60高速相机系统中的关键技术。 1 芯片特性特性 CCD60是e2v公司生产的新型高帧频电子倍增低照度CCD ( EML3CCD,Electron Multiply -ing Low Light Level CCD)图像传感器。芯片采用反向输出的模式来抑制暗电流的影响,采用背照式来提高量子效率,在可见光波段内,其量子效率可高达90%,具有很高的灵敏度。芯片最高帧频可达1 000 f/s。其独特的输出放大器在帧频率高达1 kHz工作时可获得噪声小于一个电子的输出。芯片具有微光成像、高帧频成像的特点,应用前景广阔。芯片分为成像单元、存储单元与输出单元三个部分,结构示意图如图1所示。信号RФ1,RФ2,RФ3,SФ1,SФ2,IФ1,IФ2,ФR,RФ2HV为时序信号,RФDC,OG,SS,OD,RD,IG,ABD,DG为CCD直流偏置电源信号。 CCD60芯片为帧转移芯片,具体工作过程为:首先是成像单元在光积分时间内把照射在光敏区的光子转换成电荷,然后是积分的电荷在SФ1,SФ2,IФ1,IФ2的控制下转移到存储单元中,最后,在时序脉冲SФ1,SФ2,RФ1,RФ2,RФ3的控制下电荷转移到输出寄存器中,经过倍增区的放大(芯片的输出放大倍数可通过加至管脚口RФ2 HV的电压调节),再经输出放大器把电荷转换成电压信号后逐象素输出到输出端口。 2 逻辑时序信号产生电路 基于CCD60的高帧频相机系统由以下三个单元部分组成: (1) CCD60驱动时序与电源管理单元,提供CCD60所需要的各种直流偏置电源,并提供CCD60所需的行、场、象素的控制时序信号,建立CCD60的工作环境,使其输出视频信号。 (2) CCD视频信号处理与数字化单元,主要完成CCD60输出视频信号的行场同步信号检测,视频时钟重建以及视频信号的数字化工作。 (3) 图像数据采集与处理显示,主要工作是对数字化后的图像数据进行采集,并正确显示所采集到的图像,完成图像数据的存储及简单处理。 在这三个单元中,一单元是CCD芯片输出视频信号的关键,因而也是建立系统最先需要做的工作。本文主要是建立第一单元所需的时序驱动电路。 CCD60共需要9路时序驱动信号(见表1),而这些驱动信号的电压分为-5 V~+5 V、0~12 V、4~40 V三种,且这些信号上限电压必须可调。一般地说,能产生逻辑时序的可编程器件的输出电平多为1.8 V、2.5 V、3.3 V和5 V几种不同规格,不符合该种CCD时序驱动信号的电平要求,因而需要进行专门设计。本文采用集成器件DS0026对±5 V与12 V的8路信号进行驱动,采用专用电路对电平摆幅较高(高电平20 V~50 V)的RФ2 HV信号进行驱动。逻辑时序信号可通过FPGA或CPLD器件产生,本文采用CPLD器件XC95108-7产生逻辑时序信号。CCD60驱动电路的原理框图如图2所示。 DS0026是双路TTL时钟信号驱动变换芯片,能够完成10 MHz以下的TTL信号到最高摆幅20 V的驱动,能够满足±5 V与12 V的8路控制信号的脉冲电压幅度要求。电子倍增电路采用专用电路进行驱动。所设计的专用电路具有20 MHz(系统所需的最高频率)时钟信号50 V以内摆幅的驱动能力,达到了CCD60芯片电子倍增信号的摆幅要求。专用电路速度快,驱动能力强,性能较集成器件好,但设计复杂,费用高。在信号要求不高的情况下,宜选用成品集成电路。 CCD60芯片所需要的9路时序驱动信号之间有严格的相位关系。其中倍增控制信号RФ2 HV与行时序控制信号RФ1, RФ2, RФ3之间的关系如图3所示。它要求外部逻辑器件提供的信号满足图中所示的相互关系,即倍增控制RФ2 HV在RФ1的下降沿之前到达最高电平。RФ2 HV的最高电平为20 V~50 V可调电平,电压的大小与增益成正比,但电压越高RФ2 HV上升时间越长,因而在产生RФ2 HV时序时应充分考虑增益大小与上升时间的关系。RФ2与RФ3要求为1:3的