4选1选择器(最新整理版).pptxVIP

2023/11/18 1:4114.1.5 数据选择器 4选1选择器用于四路信号的切换。4选1选择器有4个信号输入端INP(0)～INP(3)，两个信号选择端A、B，一个信号输出端Y。当A、B输入不同的选择信号时，就可以使INP(0)～INP(3)中某个相应的输入信号与输出端Y接通。【例4.10】4选1选择器的VHDL描述LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；ENTITY MUX41 IS PORT(INP： IN STD_LOGIC_VECTOR(3 DOWNTO 0)； A，B：IN STD_LOGIC； Y：OUT STD_LOGIC)；END MUX41；ARCHITECTURE ART OF MUX41 IS SIGNAL SEL ：STD_LOGIC_VECTOR(1 DOWNTO 0)；2023最新整理收集do something 2023/11/18 1:412BEGIN SEL=BA；PROCESS(INP，SEC)BEGIN IF(SEL=00)THEN Y=INP(0)； ELSIF (SEL=01)THEN Y=INP(1)； ELSIF (SEL=11)THEN Y=INP(2)； ELSE Y=INP(3)； END IF；END PROCESS；END ART； 2023/11/18 1:413【例2.28】用条件信号赋值语句描述的四选一数据选择器 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY mux44 IS PORT(i0，i 1，i2，i3，a，b：IN STD_LOGIC； q：OUT STD_LOGIC)； END mux44； ARCHITECTURE aa OF mux44 IS SIGNAL sel： STD_LOGIC_VECTOR(1 DOWNTO 0)； BEGIN sel=b a； q= i0 WHEN sel=00 ELSE i1 WHEN sel=01 ELSE i2 WHEN sel=10 ELSE i3 WHEN sel=11 ； END aa 2023/11/18 1:414【例2.20】 用CASE语句描述4选1多路选择器。LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；ENTITY MUX41 IS PORT(S1，S2： IN STD_LOGIC； A，B，C，D：IN STD_LOGIC； Z： OUT STD_LOGIC)；END ENTITY MUX41；ARCHITECTURE ART OF MUX41 IS SIGNAL S ：STD_LOGIC_VECTOR(1 DOWNTO 0)；BEGIN S=S1 S2； PROCESS(S1，S2，A，B，C，D) BEGIN CASE S IS WHEN 00=Z=A； WHEN 01=Z=B； WHEN 10=Z=C； WHEN 11=Z=D； WHEN OTHERS =Z=X； END CASE； END PROCESS；END ART； 2023/11/18 1:415简述WITH_SELECT_WHEN选择信号赋值语句和CASE_WHEN顺序语句的异同。答：WITH_SELECT_WHEN选择信号赋值语句中是逗号，最后是分号；是并行语句，必须放在结构体中。CASE_WHEN顺序语句中是分号；是顺序语句，必须放在进程中。 2023/11/18 1:416简述WHEN_ELSE条件信号赋值语句和IF_ELSE顺序语句的异同。答：WHEN_ELSE条件信号赋值语句中无标点，只有最后有分号；必须成对出现；是并行语句，必须放在结构体中。IF_ELSE顺序语句中有分号；是顺序语句，必须放在进程中。 2023/11/18 1:417作业3-7 试分别用IF语句和CASE语句描述4选1多路选择器。 感谢阅读感谢阅读