半导体集成电路串行NOR型快闪存储器接口规范.DOC

ICS31.200 L56 中 人 民 共 和 国 国 家 准 GB/T —XXXX 半 串行 NOR 型快 Semiconductor integrated circuits—Serial NOR flash interface specification （ XXXX - XX - XX 发布 XXXX - XX - XX 施  GB/T XXXXX—XXXX 目次 前言... .II 1　范... ..1 2　... .1 3　... ..1 4　物理接口... .1 4.1　引出端功能定... ...1 4.2　数据接口... ..1 5　存... ...2 5.1　存... ...3 5.2　状... .3 5.3　数据保... ...4 5.4　器件自... ..4 6　指令定... .4 6.1　指令集... .4 6.2　指令集描述... .6 6.3　指令格式模式... .24 7　器件参数表... ...25 7.1　参数表... .25 7.2　参数列表定... .26 附 A（BP）方式 ... ..28 I  GB/T XXXXX—XXXX 前言 本标准按照GB/T 1.1-2009《标准化工作导则 第1部分：标准的结构和编写》给出的规则编写。 请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别这些专利的责任。 本标准由中华人民共和国工业和信息化部提出。 本标准由全国半导体器件标准化技术委员会集成电路分技术委员会（SAC/TC78/SC2）归口。 本标准起草单位： 北京兆易创新科技股份有限公司、工业和信息化部电子工业标准化研究院、中 国电子科技集团公司第五十八研究所、清华大学微电子学研究所、深圳市中兴微电子技术有限公司。 本标准主要起草人：刘超、刘会娟、苏志强、高硕、李锟、赵桂林、吴华强、武鹏。 II  GB/T XXXXX—XXXX 半导体集成电路 串行 NOR 型快闪存储器接口规范 1　范围 本标准规定了半导体集成电路串行NOR型快闪存储器的物理接口、存储阵列架构、指令定义以及参 数列表说明等。 本标准适用于地址为24位的半导体集成电路串行NOR型快闪存储器（以下简称器件）的设计和使用。 2　规范性引用文件 下列文件对于本文件的应用是必不可少的。凡是注日期的引用文件，仅注日期的版本适用于本文 件。凡是不注日期的引用文件，其最新版本（包括所有的修改单）适用于本文件。 GB/T 17574-1998 半导体器件 集成电路 第2部分：数字集成电路 3　术语和定义 GB/T 17574-1998界定的以及下列术语和定义适用于本文件。 3.1 状态寄存器 status register 存储器内部标志内部状态的寄存器。 4　物理接口 4.1　引出端功能定义 器件引出端的描述见表1。 表 1　引出端描述 引出端 输入/输出 描述 CS# 输入 片选信号输入，低电平有效 SO/SIO1 输入/输出 串行数据输出端 / 串行数据端 1 WP#/SIO2 输入/输出 写保护端口，低电平有效 / 串行数据端 2 GND 地 地 SI/SIO0 输入/输出 串行数据输入端 / 串行数据端 0 SCLK 输入 串行时钟输入端 HOLD#/SIO3 输入/输出 保持功能输入端，低电平有效 / 串行数据端 3 VCC 电源 供电电源 4.2　数据接口类型 1  GB/T XXXXX—XXXX 4.2.1　标准串口模式　 标准串口模式（standard SPI）配备四个信号接口，即串行输入时钟（SCLK），片选信号（CS#）， 串行数据输入（SI），串行数据输出（SO）。输入数据在时钟上升沿采样,输出数据在时钟下降沿输出。 此模式支持HOLD#保持功能和WP#写保护功能。 4.2.2　双端口传输模式 双端口传输模式（Dual SPI）下，数据传输速率是标准串口模式的两倍。配备四个信号接口，即 串行输入时钟（SCLK），片选信号（CS#），串行数据输入或输出0（SI/SIO0），串行数据输入或输出 1（SO/SIO1）。此模式支持HOLD#保持功能和WP#写保护功能。 双端口传输模式为可选模式。 4.2.3　四端口传输模式 四端口传输模式（Quad SPI）下，数据的传输速度是标准串口模式的四倍。配备六个信号接口， 即串行输入时钟（SCLK），片选信号（CS#），串行数据输入或输出0（SI/SIO0），串行数据输入或输 出1（SO/SIO1），串行数据输入或输出2（WP#/SIO2），串行数据输入或输出3（HOLD#/SIO3）。由于 HOLD#和WP#被作为数据端口，所以此模式不再支持HOLD#保持功