- 1、本文档共31页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第七章 可编程逻辑器件讲述
第七章 可编程逻辑器件 第七章 可编程逻辑器件 (PLD, Programmable Logic Device) 二、PLD的分类 PROM是最早的PLD FPLA 现场可编程逻辑阵列 PAL 可编程阵列逻辑 GAL 通用阵列逻辑 EPLD 可擦除的可编程逻辑器件 FPGA 现场可编程门阵列 ISP-PLD 在系统可编程的PLD 三、LSI中用的逻辑图符号 7.4 通用逻辑阵列 GAL 7.4.1 电路结构 7.4.2 OLMC 7.5 可擦除的可编程逻辑阵列EPLD 7.6 现场可编程门阵列(FPGA) 一、基本结构 1. IOB 2. CLB 3. 互连资源 分布式每一位触发器控制一个编程点 二、编程数据的装载 7.7 在系统可编程通用数字开关(ispGDS) 7.8 PLD的编程 以上各种PLD均需离线进行编程操作,使用开发系统 一、开发系统 硬件:计算机+编程器 软件:开发环境(软件平台) VHDL, Verilog 二、步骤 抽象(系统设计采用Top-Down的设计方法) 选定PLD 选定开发系统 编写源程序(或输入文件) 调试,运行仿真,产生下载文件 下载 测试 isp器件的编程接口(Lattice) 使用ispPLD的优点: *不再需要专用编程器 *为硬件的软件化提供可能 *为实现硬件的远程构建提供可能 开发 环境 * * 数字 系统 7.1 概述 一、PLD的基本特点 1. 数字集成电路从功能上有分为通用型、专用型两大类 2. PLD的特点:是一种按通用器件来生产,但逻辑功能是由用户通过对器件编程来设定的 7.2 现场可编程逻辑阵列(FPLA) 可编程的与逻辑阵列 结构: 可编程的或逻辑阵列 输出缓冲器 例: Y3=ABCD+A’B’C’D’ Y2=AC+BD Y1=A⊕B Y0=C⊙D 异或输出结构 XOR=0时, Y与 S同相。 XOR=1时, Y与 S反相。 时序逻辑型FPLA电路结构 7.3可编程阵列逻辑(PAL) 7.3.1 PAL的基本电路结构 可编程的与 逻辑阵列 固定的或 逻辑阵列 编程单元出厂时,所有的交叉点均有熔丝 例: Y1=I1I2I3+I2I3I4+I1I3I4+I1I2I4 Y2=I1I2+ I2I3+ I3I4+ I1I4 Y3=I1I2+ I1I2 Y4=I1I2+ I1I2 7.3.2 几种输出电路结构和反馈形式 1.专用输出结构 特点: 所有设置的输出端只能用作输出使用 用来产生组合逻辑函数 2.可编程输入/输出结构 特点:输出端是一个具有可编程控制端的三态缓冲器, 控制端由与逻辑阵列的一个乘积项给出。 输出端又经一个互补输出的缓冲器反馈到与逻辑 阵列上 当I1=I2=1时,I/01处于输出工作状态。G2处于高阻态,I/02作为变量输入端使用。 2.可编程输入/输出结构 带有异或门的可编程输入/输出结构 特点:输出端是一个具有可编程控制端的三态缓冲器, 控制端由与逻辑阵列的一个乘积项给出。 输出端又经一个互补输出的缓冲器反馈到与逻辑 阵列上 XOR=0时, Y与S同相, XOR=1时, Y与S反相。 用途:组合逻辑电路 3.寄存器输出结构 特点:在输出三态缓冲器和与-或逻辑阵列的输出之间串进 了由D触发器组成的寄存器。同时,触发器的状态以经过 互补输出的缓冲器反馈到与逻辑阵列的输入端。不仅可以 存储与-或逻辑阵列输出的状态,而且能很方便地组成 各种时序逻辑电路。 4.异或输出结构 特点:不仅便于对与-或逻辑阵列输出的函数求反,还可 以实现对寄存器状态进行保持的操作。 5.运算选通反馈结构 特点:通过对与逻辑阵列的编程,能产生A和B的16种 算术运算和逻辑运算结果 5.运算选通反馈结构 特点:通过对与逻辑阵列的编程,能产生A和B的16种 算术运算和逻辑运算结果 如图: 编程单元采用E2CMOS 可改写 可编程“与”阵列 固定“或”阵列 可编程输出电路 OLMC GAL16V8 数据选择器 一、结构特点 “与-或”阵列(PAL) + OLMC 二、采用EPROM工艺 集成度提高 1. IOB 2. CLB 3. 互连资源 4. SRAM 可以设置为输入/输出; 输入时可设置为:同步(经触发器) 异步(不经触发器) 本身包含了组合电路和触发器,可构成小的时序电路 将许多CLB组合起来,可形成大系统 2 CLB 4. SRAM 数据可先放在EPROM或PC机中 通电后,自行启动FPGA内部的一个时序控制逻辑电路
文档评论(0)