高速可配RSA加速器设计与实现.pdfVIP

2012316 ( TransducerandMicrosysetmTechnologies) 年 第 卷 第 期 传感器与微系统 97 高速可配 RSA加速器设计与实现* 111221 ， ， ， ， ， 曾健林 黄 凯 马 德 冯 炯 葛海通 严 晓浪 ( 1.浙江大学 超大规模集成 电路研究所 ，浙江 杭州 310027; 2. ， 310012) 杭州市中天微系统有限公司 浙江 杭州 : RSA， �64 摘 要 为实现高速可配 硬件加速器 提出了一种基 于基 蒙哥 马利算法 的模乘 器流水 线架构 及 其对应的可配置存储结构�通过五级流水线的并行运算和 存储器的灵 活配置，可 以高效地 实现 256位 到 2048RSA� : ， 位的 运算 实验结果表 明 与其他相关工作 比较 提出的流水 线架构能够取得 较好的性能和资 源消耗 比，加速器在模乘器性能和数据吞吐率方面有明显提高�在 73k门硬件资源下，在 1024位 RSA运 ， 333kbps� 算情况下 实现了 的数据吞吐率 关键词: RSA; 蒙哥马利模乘; 基�64; 并行流水线; 可配 : TN402: A: 1000�9787( 2012) 06�0097�04 中图分类号 文献标识码 文章编号 De����a�d����e�e��a�����f����-��eed c��f����ab�eRSAacce�e�a���* 1 11 2 2 1 ZENGJian-lin，HUANGKai，MADe，FENGJiong，GEHai-otng，YANXiao-lang ( 1.I�������e�fVLSIDe����，Z�e��a��U���e�����，Ha������310027，C���a; 2.Ha������C-SKYM�c������e�C�����a����，Ha������310012，C���a) Ab���ac�: Toimplementhigh-speedconfigurableRSAaccelerator，apipelinedmodularmulitplierarchietcutre basedonradix�64Mongtomerymodularmulitplicaitonalgorihtmandistcorrespondingconfigurablememory archietcutreareproposed.Wihtparallelcalculaitonoffive-satgepipelineandconfigurablememory，itfulfillsRSA calculaitonrangingfrom256-bitto2048bitefficienlty.Asisshowninexperimen，tcomparedwihtohterrelaetd works，hteproposedpipelinearchietcutrecanreachbetetrrtadeoffbewteenperformanceandresource.The acceleratorisableotincreasehteperformanceofmod