锁相环中无源滤波器的设计.docVIP

锁相环中无源滤波器的设计 　　摘要：环路滤波器是锁相环中的一个关键模块，一般采用有源和无源两种。本文对无源滤波器的结构以及滤波器对锁相环性能的影响进行了分析，总结了无源二阶的设计方法，然后针对三阶无源滤波器进行了设计，通过仿真可以看出结果满足了设计指标。 　　关键词：锁相环；无源滤波器；相位裕度 　　中图分类号：TN713.4文献标识码：A文章编号：1009-3044(2008)26-1846-04 　　The Design of Passive Filter in PLL 　　HONG Wei 　　(Anhui Electric Power Research Institute, Hefei 230022, China) 　　Abstract: Loop filter is one of the most important parts in PLL system. There are two kinds of filter which are active filter and passive filter. We analyzed the structure of passive filter and the influence to the PLL performance in this paper. We summarized the design method of second order passive filter, and designed the third passive filter. Throughout the simulation results, we find the design is satisfied to specification. 　　Key words: phase lock loop; passive filter; phase margin 　　 　　1 引言 　　 　　随着现代通讯尤其是无线通讯领域的飞速发展，带动了通讯应用集成电路的发展。通讯应用集成电路的发展方向是高集成度、低功耗、低成本和高可靠性。应用于频率合成的锁相环(PLL)在通讯系统和数字信号处理系统中是一个非常关键的部件，用于提供一个可调高精度的本地频率信号。例如在雷达、电视、通讯、宇航等领域中都得到了广泛的应用[1,2]。环路滤波器锁相环电路的重要环节，连接在电荷泵和压控振荡器之间，锁相环的基本频率特性是由环路滤波器决定的。实际上正是由于环路滤波器的存在，锁相环才可以选择工作在任意中心频率和带宽内。环路滤波器可以采用无源滤波器或有源滤波器。一般来说，低阶锁相环可以采用无源滤波器或者有源滤波器，例如二阶滤波器。但是对于高阶锁相环，如果采用高阶有源滤波器, 由于其电路结构复杂，有源器件引入的相位噪声过大，增益随工艺、温度的变化而波动范围较大，使得本身就比较“脆弱”的高阶锁相环的稳定性变得更差。而对于高阶锁相环，使用高阶无源滤波器却可以达到电路结构简单、低噪声、高稳定度的目的[3,4]。随着现代通讯技术的发展, 低阶锁相环已经无法满足需要，因此, 研究用于高阶锁相环的高阶无源滤波器的设计是非常有必要的。 　　 　　2 无源滤波器的设计 　　 　　通常用于锁相环的环路滤波器包括无源滤波器与有源滤波器两种，虽然有源滤波器能够更有效的抑制纹波，减小输出杂散，但其中的运放电路也同样引入了噪声，同时也消耗了更多的功耗，因此在实际应用中，一般多采用无源滤波器，常见的为二阶和三阶无源滤波器，其结构如图1所示[5]。 　　2.1 二阶无源环路滤波器的设计 　　图1左侧结构为典型的二阶无源滤波器。通常我们通过环路带宽和相位裕度来计算滤波器参数。一般我们取相位裕度为30°～70°。 　　二阶滤波器的传输函数为： 　　至此，三阶锁相环的无源环路滤波器的设计可以由(11)、(12)和(13)式得出。总结其设计流程如下： 　　1) 确定压控振荡器的增益Kvco。 　　2) 确定锁相环的环路带宽，通常考虑到环路稳定性，最高带宽取参考频率的十分之一至十五分之一。 　　3) 确定电荷泵的电流Icp，通常要折衷考虑电容的面积以及对锁相环输出杂散的抑制等。 　　4) 确定分频比N，一般都由实际应用所决定。 　　5) 确定相位裕度PM，则零点和极点的位置由(11)式可以得出。 　　6) 由带宽、电荷泵的电流、相位裕度、分频比和压控振荡器的增益，可以通过(13)式得到R1。 　　7) 由(12)式计算出C1和C2。 　　2.2 三阶无源环路滤波器的设计 　　为了抑制杂散，通常在二阶滤波器的输出串连一个电阻并联一个电容，构成三阶滤波器的结构，如图1右侧电路所示。此三阶滤波器的传输函数为： 　　设