基于ea乐曲硬件演奏电路.docVIP

未找到目录项。弓I言 基本要求 利用FPGA,设计一个乐曲硬件演奏电路。演奏时可选择键盘输入乐曲或者已存 入的乐曲，并配以一个小扬声器。乐曲的12平均率规定：每2个八度音（如简 谱中的中音1与高音1）之问的频率相差1倍。在2个八度音之间，乂可分为12 个半音，每2个半音的频率比为12/2。另外，音符A（简谱屮的低音6）的频率 为440Hz,音符B到C之间、E到F之间为半音，其余为全音。由此可以计算 出简谱中从低音1至高咅1之间每个咅符的频率。设计音符杳找表电路模块， 时钟模块，数控分频器模块，音乐节拍产生模块电路。任意选择歌曲进行设计。 原理描述 产生咅乐的两个因素是咅乐频率和咅乐的待续时间，以纯硬件完成演奏电路比 利用微处理器来实现乐曲演奏耍复杂的多，如果不凭借EDA工具和硬件描述语 言，凭借传统的数字逻辑技术，即使最简单的演奏电路也难以实现。乐曲硬件 演奏电路系统主要奋数控分频器和乐曲存储模块组成。数控分频器对FPGA的基 准频率进行分频，得到与各个音阶对应的频率输出。乐曲存储模块产生节拍控 制和咅阶选择信号，即在此模块中可存放一个乐曲曲谱真值表，由一个计数器 来控制此真值表的输出，而由计数器的计数时钟信号作为乐曲节拍控制信号。 乐曲演奏电路的结构框图如下： 模式选择吋钟电路基准吋钟手动输入 \ 酋乐节拍/ 发半中/ 模式选择 吋钟电路 基准吋钟 手动输入 \ 酋乐节拍 / 发半中 / ZK -Hl 路 数控分频 器电路 音符查表 电路 阁1.1乐曲演奏电路的结构框阁 乐曲硬件演奏电路的层次化设计方案 音乐节拍发也器NoteTabs 该模块将利用FPGA的片内P0M存放乐曲简谱真值表，该计数器的计数频率为 4HZ,即每一个数值的停留时间为0.25S,随着NoteTabs屮计数器按4HZ的时钟 频率做加法计数时，乐符数据叫输向音符译码电路ToneTaba,所以所存的乐曲 就自然的演奏起来。 其VHDL源程序如卜、 LIBRARY IEEE; USE EEE.STD_LOGIC_1164.ALL; ENTITY NoteTabs IS PORT ( elk : IN STD一LOGIC; Tonelndex : OUT INTEGER RANGE 0 TO 15 ); END; ARCHITECTURE one OF NoteTabs IS SIGNAL Counter : INTEGER RANGE 0 TO 138; BEGIN CNT8 : PROCESS(clk)BEGIN CNT8 : PROCESS(clk) BEGIN IF Counter = 138 THEN Counter = 0; ELSIF (clk’EVENT AND elk = T) THEN Counter = Counter + 1; END IF; END PROCESS; Search : PROCESS(Counter) BEGIN CASE Counter IS 索引值 WHEN 00 WHEN 01 WHEN 02 WHEN 03 WHEN 04 WHEN 05 WHEN 06 WHEN 07 WHEN 08 WHEN 09 WHEN 10 WHEN 11 WHEN 12 WHEN 13 WHEN 14 WHEN 15 WHEN 16 WHEN 17 WHEN 18 WHEN 19 WHEN 20 WHEN 21 = Tonelndex = 3; = Tonelndex = 3; = Tonelndex = 3; = Tonelndex = 3; = Tonelndex = 5; = Tonelndex = 5; = Tonelndex = 5; = Tonelndex = 6; = Tonelndex = 8; = Tonelndex = 8; = Tonelndex = 8; = Tonelndex = 9; = Tonelndex = 6; = Tonelndex = 8; = Tonelndex = 5; = Tonelndex = = Tonelndex = = Tonelndex = = Tonelndex = = Tonelndex = = Tonelndex = = Tonelndex = WHEN 22 = Tonelndex = 10； WHEN 23 = Tonelndex = 12; WHEN 24 =〉 Tonelndex = 9; WHEN 25 = Tonelndex = 9; WHEN 26 = Tonelndex = 9； WHEN 27 = Tonelndex = 9; WHEN 28 = Tonelndex = 9; WHEN 29 =〉 Tonelndex = 9; WHEN 30 = To