数电研究型专题触发器锁存器的性能浅析.docVIP

山东科技大学 《锁存器、 数电研究性专题 触发器构造与性能浅析》 学院：自动化学院 班级: 指导教师: 一、锁存器 1、 锁存器介绍 锁存器(Latch)是一种对脉冲电平敏感的存储单元电路，它们可以在特定输 入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁 存器的最主要作用是缓存，其次完成高速的控制器与慢速的外设的不同步问题， 再其次是解决驱动的问题，最后是解决一个I/O U既能输出也能输入的问题。 锁存器是利用电平控制数据的输入，它包括不带使能控制的锁存器和带使能控 制的锁存器。 2、 锁存器工作原理 CMOS反相器的功能是可以使输出获得跟输入相反的逻辑值，那如果把两个 反相器的输入跟输出连接在一起会出现什么情况呢？我们来看下图，假设某个 时刻反向器A的输入是1，那么其输出会是0;因为A的输出连接到B的输入端， 即反相器B的输入为0,那么其输出会变为1;又因为B的输出连接到A的输入 端，即B输出的1反馈回A的输入，对刚彳假设的“A的输入为1”进行了确认 和加强。此时A的输入确实为1,按A和B的输入输出连接关系，又走了一遍 刚才的路程，如此循环，结果是反相器A的输出稳定力0,反相器B的输出稳 定为1。这个结构的电路有两个稳定的状态，一般称之为双稳态电路。可见类 似的双稳态电路可以稳定地保持其节点中的值(数据)，具有记忆功能，这就是 锁存器工作的原理。 从上面介绍可看出，首尾相接的两个反相器构成了互相反馈耦合的形态， 这就是锁存器的基本电路结构。但是这里是基于一个假设，假设反相器A的输 入为1，那么它的输出为0,两个反相器连在一起通过互相反馈加强，则能保持 0和1两个值。如果没存这个假设，它能保存的值将是不确定的。这类似于“鸡 生蛋还是蛋生鸡”的谜局，要将此电路当锁存器使用，就必须打破这个“是输 入先有0,还是输出先反馈回1”的僵局。于是给它加了两个输入端，由于反相 器只有1个输入，因此改用或非门来代替。电路结构如下图，根据或非门“只 要有-?个输入为1，其输出就为0”的特性，当R为1时，虽然有反馈存在，也 可以强制输出Q=0;当S为1时，则强制输出Q=l。这就是R-S锁存器，R意为 Reset,清零的意思；S意为Set,置1的意思R_S锁存器的结构是最基本的锁 存结构，实际应用中一般会进行各种改造和扩展，至少会加一个输入端作为控 制信号，该信号有效时，锁存器能持续地输入、输出数据。其控制信号一般为 高电平，因此锁存器是一种对脉冲电平敏感的存储单元电路，可以在特定输入 脉冲电平作用下改变状态。锁存器的最主要作用是缓存，除了特殊用途如异步 电路或很简单的逻辑，其他场合己经很少直接应用锁存器，因为其结构简单而 且对电平敏感，不适合在主流的对时钟敏感的集成电路中应用。一般都是使用 以锁存器为基础的触发器或寄存器。 二、触发器 1、时钟电平触发的触发器 当触发器的向步控制信号正为约定“1”或“0”电平时，触发器接收输入 数据，此时输入数据D的任何变化都会在输出Q端得到反映；当E为非约定 电平时，触发器状态保持不变。鉴于它接收信息的条件是E出现约定的逻辑电 平.故称它为电位触发方式触发器，简称电位触发器。 电位触发器具有结构简单的优点，常用来做锁存器。 触发特点：(1)只有当CLK变为有效电平，触发器才能接受输入信号，并 按照输入信号将触发器的输出置成相应的状态。 (2)在CLK=1的全部时间里，S和R状态的变换都可以引起输入状态的改 变。在CLK回到0以后，触发器保存的是CLK回到0以前瞬间的状态。 根据上述的动作特点可以想象到，如果在CLK=1期间S、R的状态多次改变 发生变化，那么触发器输出的状态也将发生多次翻转，这就降低了触发器的抗 干扰能力。 2、时钟脉冲触发的触发器 为了提高触发器工作的可靠性，希望在每个CLK周期里输出的状态只能改变一 次，在电平触发的触发器基础上又设计出Y脉冲触发的触发器。 .主从SR触发器 特性方程：Q*=S+R，Q, SR=0 .主从JK触发器 CP二1期间，主触发器接收输入信号；CP = 0期间，主触发器保持CP下 降沿之前状态不变，而从触发器接受主触发器状态。因此，主从触发器的状态 只能在CP下降沿时刻翻转。这种触发方式称力主从触发式。 Q*=JQ +K’ Q 脉冲触发方式的动作特点： 触发器翻转分两步动作：第一步，在CLK=1期间主触发器接收输入端信 号，被置成相应的状态，从触发器不变；第二步，CLK下降沿到来时从触发器 按照主触发器的状态翻转，输出端Q和Q的状态改变发生在CLK下降沿。 在CLK-1的全部时间里输入信号都将对主触发器起控制作用。 一次变化现象： 在Q=0时，J端出现正向干扰，在Q=1时，K端出现正向干扰，触发器的状 态只能根据输入端的信号（正向干扰信号）改变一