高K介质栅纳米MOSFET特性及相关器件效应的研究-微电子学与固体电子学专业论文.docxVIP

高K介质栅纳米MOSFET特性及相关器件效应的研究-微电子学与固体电子学专业论文.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
高K介质栅纳米MOSFET特性及相关器件效应的研究-微电子学与固体电子学专业论文

兰州人学硕士学位论文中文摘要 兰州人学硕士学位论文 中文摘要 随着MOSFET器件尺寸的成比例缩小,栅氧化层的厚度也不断的减小,泄 漏电流成为低功耗和便携用非易失性存储器及CMOS逻辑电路所面临的严峻问 题。当栅的氧化层小于3nm,无论从栅氧化层的电学特性还是从其可靠性角度来 看,都出现一些新现象。例如,多晶硅耗尽效应使得降落在栅极上的有效电压减 小、量子效应更加明显、栅漏电明显增加,直接隧穿电流是栅漏电的主要成分。 针对以上问题,本论文采用理论分析、数值模拟和实验结果相结合的方法, 对高K介质栅纳米MOSFET做了以下几方面的研究工作:(1)采用Fermi.Dirac 统计分布和WKB隧穿模型,计算了纳米MOSFET的直接隧穿电流,分别对栅沟 直接隧穿电流和边缘直接隧穿电流进行了模拟,做出了物理解释,并提出了减小 边缘直接隧穿电流的方法一二次氧化栅.源、栅.漏交叠层和高K栅介质的方法(第 二章)。(2)高K栅介质会引起边缘电场效应,为此本文第三章研究了高K纳米 MOSFET的边缘电场效应,并从物理角度加以解释(第三章)。(3)研究了关态 泄漏电流(Ion),对栅诱导的泄漏电流、亚阈区泄漏电流、带间隧穿电流及边缘 直接隧穿电流进行了模拟计算且提出减小厶矿的方法(第四章)。(4)对Hf基栅 介质中的Hf02材料特性和Hf02中的掺杂技术进行了较为系统的研究(第五章)。 通过以上几方面的研究,本论文取得了以下研究成果:(1)对n.MOSFET, 在栅偏压高于平带电压但小于零伏(VFB珞o V)的区间,边缘直接隧穿电流 已远远大于栅沟直接隧穿电流,是栅泄漏电流的主要成分。(2)对纳米MOSFET, 当栅介质材料的K值大于25以后,边缘电场将会明显增加,影响器件的关态泄 漏电流。(3)纳米MOSFET在关态(vgov)时,边缘直接隧穿电流是关态泄 漏电流的主要成份,可能导致器件的静态功耗增大;但若使用高K栅介质,则 可减小关态泄漏电流。(4)在研究纳米MOSFET泄漏电流时,同时考虑了边缘 直接隧穿和边缘电场效应,这为选择合适的栅介质材料提供了依据。(5)使用 HfSiON或HfLaO取代传统的Si02作为栅介质可以使隧穿电流减小2.5个数量 级,边缘电场效应也有效减小。上述结果对未来MOSFET栅介质新材料的选择 及其相关器件效应的分析研究具有参考价值和指导意义。 关键词:边缘隧穿电流、边缘电场效应、高K栅介质、关态泄漏电流。 兰州人学硕上学位论文Abstract 兰州人学硕上学位论文 Abstract As the dimensions of CMOS devices continues to scale down,the gate oxide thickness reduces greatly.The increased leakage current has become the dominant reliability for nonvolatile memories and complementary metal·-oxide—·semiconductor (CMOS)logic circuits for low power and portable application.For the ultra-thin oxide (30 A),new phenomenon for concern in the electrical characteristic and the reliabili够of the gate oxide include increased poly—silicon gate depletion,quantum mechanical because of the poly depletion and quantum effects,high direct tunneling induced gate leakage current. Based on the above issues,the combination of approaches of theoretical analysis, numerical simulation and experiment is used to do the following research.(1)we examine the direct tunneling of MOSFET and investigate the direct tunneling current from the P—type(100)substrate to gate and the edge direct tunneling from the gate overlap to the

您可能关注的文档

文档评论(0)

131****9843 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档