基带处理器芯片的低功耗设计实现-软件工程专业论文.docxVIP

独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得 的研究成果。尽我所知,除文中已经标明引用的内容外,本论文不包含任何其他个 人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体, 均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。 学位论文作者签名: 日期: 年 月 日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定,即:学校有权保 留并向国家有关部门或机构送交论文的复印件和电子版,允许论文被查阅和借阅。本 人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检索, 可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 保密□, 在 年解密后适用本授权书。 本论文属于 不保密□。 （请在以上方框内打“√”） 学位论文作者签名: 指导教师签名: 日期: 年 月 日 日期: 年 月 日 华 华 中 科 技 大 学 硕 士 学 位 论 文 I I 摘 要 现今集成电路的发展也伴随着移动互联网的发展以及手持设备的广泛运用，集 成电路的功耗变成除时钟频率以及面积外又一个值得关注的问题。而低功耗技术则 变成了集成电路设计中值得研究的课题。 本文分析了 CMOS 电路功耗的主要组成，其组成主要分为静态功耗以及动态功 耗。并且按照芯片设计的不同阶段研究了目前常用的低功耗设计方法，主要设计阶 段包括系统设计、电路设计、电路综合以及设计实现过程中。数字电路的低功耗设 计是贯穿于芯片设计的整个阶段。目前常用的低功耗设计方法有门控时钟、多阈值 电压、电源关掉、多电源供电技术等。 同时本文以武汉芯泰公司基带处理芯片 BB 为研究对象，后端设计采用的工艺 为 SMIC130nm G，主要在电路综合以及版图设计阶段实现低功耗设计。并针对该芯 片，本文按照设计阶段的不同，首先在电路综合阶段研究了结点电容优化、多阈值 电压技术、操作数隔离技术、门控时钟技术对电路动态功耗以及静态功耗优化的程 度。同时在版图设计阶段着重研究了使用 UPF/CPF 电源约束对基带处理芯片 BB 进 行电源关掉设计以及时钟树综合低功耗实现。经过多方面的实验,结点电容技术对功 耗的优化能达到 2%、多阈值电压设计对功耗的优化能达到 28%、操作数隔离技术在 多组合电路中的功耗优化能达到 15%、门控时钟技术在多时序电路中优化能达到 70%、低功耗时钟树技术对时钟树的功耗优化能达到 50% 关键词：低功耗 多阈值 门控时钟 时钟树 II II Abstract With the development of mobile internet and hand device widely used,power consumption of integrated circuits become more and more important as well as frequency and area.And low power consumption technology would become a subject worthy of study in the design of integrated circuits. This paper analyzes the main components of CMOS circuit power consumption, its composition is mainly divided into static power and dynamic power consumption. And according to the different stages of chip design ,including system design, circuit design, circuitdesign and realization process of the comprehensive,the paper studies the low power design methods commonly used in different stage.Low power design of digital circuits is throughout the whole stage in chip design. At present, the low power design methods are commonly used for clock gating, multi threshold voltage, power off and so on. This paper base on the BB bas