基于VerilogHDL的闹钟设计.docxVIP

封面删除?你懂的 随着微电子技术、计算机技术、半导体技术的发展，很多传统的数字门电路的设 计已经被可编程逻辑器件替代。而对于传统的模拟控制技术，也被数字控制系统所取 代。数字系统在各个领域显示出了无穷的魅力与优势，如今已经被广泛应用于实际工 程中。本文利用Verilog HDL语言自顶向下的设计方法设计多功能数字钟，实现时、 分、秒的计时和校时，以及整点报时和闹钟的功能。突出了其作为硬件描述语言的良 好的可读性、可移植性和易理解等优点，并通过ModelSim SE 6.5完成综合、仿真。 通过Verilog HDL语言完成数字钟的层次化设计。 关键词:数字电子时钟，有限状态机，功能仿真 Abstract As the microelectronics, computer technology, semiconductor technology, many traditional design of digital gate programmable logic device has been replaced. As for the traditional analog control, digital control systems have also been replaced. Digital systems in various fields has shown infinite charm and advantages, and now has been widely used in practical projects. In this paper, Verilog HDL, the design of top-down multi-functional digital clock designed to achieve the hours, minutes, seconds, time and school, as well as the whole point timekeeping and alarm functions. Highlighted as a hardware description language, good readability, portability and ease of understanding, etc., and through the ModelSim SE 6.5 complete the comprehensive, simulation. Completed by Verilog HDL, the level of the digital clock design. Key words: Digital electronic clock, finite state machine, functional simulation TOC \o 1-5 \h \z \o Current Document 第1章绪论 1 1」时钟的发展简史 1 1.2设计目的 1 1.3Verilog HDL硬件描述语言 2 1?4Modelsim 仿真工具 5 \o Current Document 第2章数字电路设计方法 7 2」数字系统设计简介 7 2.2有限状态机 9 \o Current Document 第3章 数字钟的层次化设计 13 3」功能要求 13 3.2数字钟系统的工作原理 13 3.3模块的设计 13 3.4程序设计 14 \o Current Document 第4章功能仿真 19 4」仿真前准备 19 4.2功能仿真 20 \o Current Document 第5章总结 23 \o Current Document 参考文献 26 第1章绪论 1.1时钟的发展简史设计目的 公元1300年以前，人类主要是利用天文现象和流动物质的连续运动来 计时。例如，FI畧是利用H影的方位计时；漏壶和沙漏是利用水流和沙流 的流量计时。 东汉张衡制造漏水转浑天仪，用齿轮系统把浑象和计时漏壶联结起来, 漏壶滴水推动浑象均匀地旋转，一天刚好转一周，这是最早出现的机械钟。 北宋元祜三年(1088)苏颂和韩公廉等创制水运仪象台，已运用了擒纵机构。 1350年，意大利的丹蒂制造出第一台结构简单的机械打点塔钟，H差 为15?30分钟，指示机构只有时1500?1510年，徳国的亨莱思首先用 钢发条代替重锤，创造了用冕状轮擒纵机构的小型机械钟；1582年前后， 意大利的伽利略发明了重力摆；1657年，荷兰的惠更斯把重力摆引入机械 钟，创立了摆钟。 1660年英国的胡克发明游丝，并用后退式擒纵机构代替了冕状轮擒纵 机构；1673年，惠更斯又将摆轮游丝组成的调速器应用在可