可编程ASIC应用技术(第一章).ppt

SOC的设计 IP核重用 形式验证 测试校准 可再配置计算 布局规划 核心设计 减少内连长度、减少噪音与串音、增加可靠性与可制造性、减小功耗、缩短上市时间、增加轻便性、增加可预测性、增加集成在单芯片上的功能、增加整体性能、减少成本 。 SOC设计的要求 * 2、SOC的分类 SoC按实现技术可分为: 可重构SoC（Configurable SoC，CSoC） 可编程片上系统（System　on　a　Progrmmable　Chip，SoPC） ASIC SoC 其它如可编程SoC（Programmable System on a Chip，PSoC）、嵌入式可编程门阵列（Embedded Programmable Gate Array，EPGA）均可归入SoPC类。 * 1.3.3 IP核的概念 1、IP核的定义 IP（Intellectual Property)核:由第三方供货商提供的，预先设计、预先验证的综合功能块。 包含知识产权核、宏单元和宏块。可以这样讲，IP核指那些有较高集成度并具有完整功能的单元模块。IP核是VHDL或其它HDL语言描述的构成各种功能单元的软件包。 IP是SoC的建造基础，IP模块的再利用，除了可以缩短SoC芯片的设计时间外，还能大大降低设计和制造的成本，提高可靠性。 * 2、IP核的基本特征 要使一个所设计的模块能当成IP核来使用，应当满足： ①必须符合设计再利用要求，按嵌入式专门设计； ②必须经过多次优化设计，达到芯片面积最小、运算速度最快、功耗最小、工艺容差最大的目标； ③必须允许多家公司在支付一定费用后可商业运用，而不仅是本公司内部专用； ④必须符合IP标准。 * 3、IP核的种类 　硬核指用半导体集成电路工艺的（ASIC）器件上实现的，经验证是正确的，总门数在5000门以上的电路结构掩膜。 硬IP是以电路版图的方式存在的IP核，一般是GDSⅡ格式的图形文件。硬IP的设计是完全无法改动的，而且电路版图的形状在设计中也无法变动。 无法改动，首先是出于保护知识产权的要求；其次是由于系统设计中对各个模块的时序要求很严格，不允许打乱已验证成功的版图。 在系统设计时，硬件IP模块只能在整个设计周期中被当成一个完整的库单元来使用。 （1）硬IP核模块（Hard Core） * 软IP指功能经过验证的、可综合的、实现后电路总门数在5000门以上的HDL模型；软IP以RTL描述或功能描述方式存在的IP，在进行电路设计时，可以改动IP的内部代码以适应不同的电路需要，或者IP本身就带有各种可设置的参数来调整具体的功能。 软IP模块的优点在于对工艺的适应性强，应用新的加工工艺或改变芯片加工厂家时，很少需要对软IP进行改动，原来设计好的芯片可以方便地移植到新的工艺中。 （2）软IP核模块（Soft Core） * 固件IP核指在某一种现场可编程门阵列（FPGA）器件上实现的，经验证是正确的，总门数在5000门以上电路结构编码文件。固件IP核模块通常以RTL代码和对具体工艺的网表混合描述的形式提供给系统设计者。 固件IP模块相对固定，因此系统设计者乐于接受固件IP模块。 （3）固件IP核模块(Firm Core)　 * 典型SOC芯片硬件结构与IP种类 微处理器(硬) 外围电路(软) 存储控制器(软) 存储器(硬) I/O接口(软) 数据处理(硬) I/O接口(软) 系统总线 * 1.4 信号传输的完整性 1.4.1 集成电路的封装 1.4.2 信号传输的匹配 1.4.2 输线上信号的完整性 * 数字系统电路板制作难度加大，集成芯片的引脚设计、PCB上金属连线和通孔的布局、元件的连接、电磁保护、热耗散、供电与接地等各种因素都可能对系统的整体性能产生严重影响。 数字电路 发展趋势 频率越来越高 功耗越来越低 封装越来越小 规模越来越大 导致 * 1.4.1 集成电路的封装 高集成化 多功能化 多脚化 小间距化 高导电率 高散热性 集成电路 发展 引脚数已多达1200个 0.0254毫米 引脚间的间距 PCB导孔 表面贴装技术 SMT是一种无需对印制板钻插装孔，直接将表面组装元器件贴、焊到印制板表面规定位置上的装联技术。 * ①组装密度高、电子产品体积小、重量轻，贴片元件的体积和重量只有传统插装元件的1/10左右，一般采用SMT之后，电子产品体积缩小40%～60%，重量减轻60%～80%。 ②可靠性高、抗振能力强，焊点缺陷率低。 ③高频特性好，减少了电磁和射频干扰。 ④易于实现自动化，提高生产效率，降低成本达30%～50%，节省材料、能源、设备、人力、时间等。 SMT的特点 * ①保护芯片，使其免受外部物