可编程逻辑器件：总复习14.ppt

第一章 可编程逻辑器件概述 1、了解可编程逻辑器件的发展 逻辑器件，可编程逻辑器件，PLD器件的演变 2、熟悉可编程逻辑器件的特点 简化系统设计，高性能，高可靠性和低成本 3、熟悉可编程逻辑器件的分类及特点 PLA、PAL、GLA、FPLA、CPLD、FPGA。 第二章 可编程逻辑器件结构及原理 1、掌握可编程逻辑器件RAM、ROM、PLA、 PAL、GAL的结构组成、工作原理及应用 特点。 2 掌握可编程器件PAL、GAL的命名方法。 第三章 可编程逻辑器件的设计方法 1、掌握PAL、GAL的设计方法（真值表、状态图、时序图） 设计的构思； PLD器件的选择； 设计的实施—完成设计文件（包括仿真文件） 编译设计文件 下载文件 调试 2、掌握组合逻辑设计--设计基本逻辑 3、掌握寄存器型逻辑设计--设计基本触发器 第四章 常用数字部件的设计 1、掌握组合逻辑设计及原理框图 编码器和译码器 多路转换器 加法器和算术运算电路（“位-对”译码电路） 锁存器（险态） 2、掌握寄存器型逻辑设计及原理框图 同步寄存器型设计 异步寄存器型设计 3、掌握状态机设计 状态机的种类、基本功能和结构 状态机的三种表达方式 状态机的应用 第五、六章 高密度可编程逻辑器件 1、在系统编程的基本原理、方法和特点。 2、MAX7000S系列器件的主要组成部分、特性及结构。 逻辑阵列块、宏单元、扩展乘积项(共享和并联，功能)、可编程连线阵列(PIA)和I/O； 四个高速的全局控制信号：分别是时钟(GCLK1)、时钟/输出使能(OE2/GCLK2)、输出使能(OE1)信号和清零(GCLRn)。 4、全局时钟的作用，I/O 的配置特性。 多电压(MultiVolt)I/O接口；漏极开路(Open-drain)配置；电压摆率(Slew-rate)控制。 5、CPLD特性、应用特点和设计方法。 第七章 FPGA 器件 Virtex-II 基本架构，基本组成及主要特性。 可配置逻辑块（CLBs）：组成、功能及电路结构 输入/输出块 (IOBs）： 组成、功能及电路结构。 数字时钟管理器（DCM）提供的功能；全局时钟的作用；数字可控阻抗(DCI)的作用；分布式和块状RAM功能作用。 查找表的功能和结构，工作原理及配置方式。  配置方式：组合逻辑；移位寄存器（SRL)；分布式存储器。 设计流程。 FPGA 特性和应用特点。 第八章 VHDL硬件语言 1、掌握VHDL语言的基本结构 在VHDL程序中，通常包含实体、结构体、配置、包集合和库5个部分组成，其中实体说明和结构体这两个基本结构是必需的。 实体说明部分： 给出VHDL实体说明描述，能画出硬件框图。 给出硬件框图，能写出VHDL实体说明描述。 IN 信号只能被引用，不能被赋值； OUT信号只能被赋值，不能被引用。 BUFFER可以被引用，也可以被赋值 第八章 VHDL硬件语言 一、掌握VHDL语言的基本结构 在VHDL程序中，通常包含实体、结构体、配置、包集合和库5个部分组成，其中实体说明和结构体这两个基本结构是必需的。 第八章 VHDL硬件语言 ENTITY(实体) ARCHITECTURE 1(构造体) ARCHITECTURE N(构造体) …… PROCESS(进程结构) BLOCK 1(块结构) SUBPROGRAMS(子程序) FUNCTION(函数) PROCEDURE(过程) 第八章 VHDL硬件语言 （1）实体说明部分： 给出VHDL实体说明描述，能画出硬件框图。 给出硬件框图，能写出VHDL实体说明描述。 IN，OUT，INOUT，BUFFER，LINKGAE IN 信号只能被引用，不能被赋值； OUT信号只能被赋值，不能被引用。 BUFFER可以被引用，也可以被赋值 第八章 VHDL硬件语言 （2）结构体： ARCHITECTURE 结构体名 OF 实体名 IS [说明(内部信号、常数，元件，数据类型，子程序声明) ] BEGIN [并行处理语句PROCESS、BLOCK、FUNCTION、PRCEDURE] END 结构体名； （3）进程： 进程是由外部信号触发执行的一段程序，进程语句是并行处理语句。 第八章 VHDL硬件语言 （4）子程序：