数字电子技术复习题.docxVIP

、填空题 二进制数对应的十六进制数为 BF ，十进制数为 191 。 8421BCD码中的1000代表十进制数的 _8 。 逻辑函数f A b Cd的非函数f=ab c D 。 TTL三态输出门电路有 低电平 、高电平 、 高阻 三种状态。 漏极开路(0D)门工作时必须外接 电压 和 电阻 ，多个0D门输出端并联到一起 可实现 线与 功能。 锁存器是一种对脉冲 电平 敏感的存储单元电路，而触发器是一种对脉冲 边沿 敏感的存储电 路。 触发器有两个稳态，存储8位二进制信息要_8_个触发器。 TOC \o 1-5 \h \z J-K触发器的特性方程为： 。 (. 1011)2 = ( ) 8 = ( ) 16。 5421BCD码中的1001代表十进制数中的 _6 。 已知逻辑函数的对偶式为 AB+CD BC，则它的原函数为 A B (C D)(B C)。 t触发器的特性方程为： Qn1 TQn TQn 。 集电极开路(OC)门工作时必须外接 电压 和 ，多个OC门输出端并联到 一起可实现 线与 功能。 14 ?一个基本 SR锁存器在正常工作时，不允许输入 R=S=0的信号，因此它的约束条件是 R S 1 或 RS 0。 15锁存器 是一种对脉冲电平敏感的存储单元电路，而 触发器 是一种对脉冲边沿敏感的存储电 路。 16.已知逻辑函数的非函数为 A B CD，则它的原函数为 AB C D。 二、单项选择题 1 ?下列信号中，(B )是数字信号。 A.交流电压 B .开关状态 C .交通灯状态 D .无线电载波 以下代码中为无权码的为( B )。 A. 8421BCD B .格雷码 C . 2421BCD码 D . 5421BCD 以下门电路中常用于总线传输的为( A )。 A.三态(TSL)门B .集电极开路(OC)门C .漏极开路(OD)门D . CMO与非门 A. 译码器 B. 全加器 C. 寄存器 D. 编码器 5. 对于 T触发器， 欲使新态 Q+1 心，丿 应使输入 T= ( C )o A. 0 B Q C .1 D .Q 6. 对于 D触发器， 若 D=Q， 则可完成（ D ) 触发器的逻辑功能。 A. SR B. JK C. T D. 1 T 把一个二进制计数器与一个九进制计数器串联可得到（ D ）进制计数器。 A. 2 B. 11 C. 9 D. 18 一个五位的二进制加法计数器，由 00000状态开始，问经过170个输入脉冲后，此 计数器的状态为 。 A） 00111 B ） 00101 C ） 01000 D ） 01010 9 ?下列信号中，（B ）是数字信号。 A.交流电压 B .开关状态 C .交通灯状态 D .无线电载波 十进制数24用8421BCD码表示为（B ）。 A. 10 100 B . 0010 0100 C . 100100 D . 10100 以下门电路中常用于总线传输的为（ A ）。 A.三态（TSL）门B .集电极开路（OC）门C .漏极开路（OD）门D . CMO与非门 下列电路中，不属于组合逻辑电路的是（ C ）。 A译码器 B 全加器 C 寄存器 D 编码器 N个触发器可以构成能寄存（ B ）位二进制数码的寄存器。 A. N-1 B . N C . N+1 D N .2 14. .对于 JK触发器，欲使新态 Q+1= Qn，应使输入 J=K= ( C ) o A. 0 B . Q C .1 D . Q 15. .右要设计一个脉冲序列为 10的序列脉冲发生器, 应选用（ D ）个触发器。 A. 2 B . 3 C .4 D .10 00000状态开始，问经过172个输入脉冲后，此16. 一个五位的二进制加法计数器，由 00000状态开始，问经过172个输入脉冲后，此 计数器的状态为 。 A） 00111 B ） 00101 C ） 01000 D ） 01100 三、判断题（正确打V,错误的打X） 数字电路中用“ 1”和“0”分别表示两种状态，二者无大小之分。 （V ） 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。 时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。 （V ） 由或非门构成的基本 SR锁存器，当R=S=0时，触发器的状态为不定。（X ） 触发器有两个稳定状态： Q=1称为“ 1”状态；Q=0称为“ 0”状态。（V ） 对JK触发器，在时钟信号 CP为高电平期间，当J=K=1时，状态会翻转一次。（X ） 二进制异步加计数器若用上升沿触发的 D触发器组成，则应将低位触发器的 Q端与相邻高一位触 发器的时钟信号 cp相连。（V ） TOC \o 1-5 \h \z 若两个函数具有不同的真值表，则两个逻辑函数必然不相等。 （V