数字电子技术基础第四章触发器.pptVIP

主从JK触发器的一次变化现象 主从JK触发器在CP=1期间，主触发器在输入发生多次变化的情况下，而其状态只能变化（翻转）一次，这种现象称为一次变化现象。Q=0时J不能发生从0—1—0的变化，Q=1时K不能发生从0—1—0的变化， 第三十一页，共五十六页。 第三十二页，共五十六页。 主从T触发器和T’触发器 如果将JK触发器的J和K相连作为T输入端就构成了T触发器。 T触发器特性方程： 当T触发器的输入控制端为T=1时，称为T’触发器。 T’触发器的特性方程为： 第三十三页，共五十六页。 四、边沿触发器 （一）CMOS主从结构的边沿触发器 （二）维持阻塞触发器 第三十四页，共五十六页。 （三）利用传输延迟的边沿触发器 第三十五页，共五十六页。 D触发器的状态转换图： D触发器的驱动表： 第三十六页，共五十六页。 2．维持—阻塞边沿D触发器的结构及工作原理 （1）同步D触发器： 该电路满足D触发器 的逻辑功能，但有 同步触发器的空翻现象。 （2）维持—阻塞边沿D触发器 为了克服空翻，并具有边沿触发器的特性，在原电路的基础上引入三根反馈线L1、L2、L3。 第三十七页，共五十六页。 例5.3.1 已知维持—阻塞D触发器的输入波形，画出输出波形图。 解：在波形图时，应注意以下两点： （1）触发器的触发翻转发生在CP的上升沿。 （2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。 根据D触发器的功能表，可画出输出端Q的波形图。 第三十八页，共五十六页。 （3）触发器的直接置0和置1端 RD——直接置0端，低电平有效；SD——直接置1端；低电平有效。 RD和SD不受CP和D信号的影响，具有最高的优先级。 第三十九页，共五十六页。 二、CMOS主从结构的触发器 1．电路结构:由CMOS逻辑门和CMOS传输门组成主从D触发器。 由于引入了传输门，该电路虽为主从结构，却没有一次变化问题， 具有边沿触发器的特性。 第四十页，共五十六页。 第四章 触发器 第一节 触发器的电路结构及工作特点 第一页，共五十六页。 作业 4-2 4-3 4-11 第二页，共五十六页。 第一节 触发器的电路结构及工作特点 一、基本RS锁存器 1．用与非门组成的基本RS锁存器 （一）电路结构和逻辑符号 第三页，共五十六页。 锁存器有两个互补的输出端，通常把Q端的状态作为锁存器的状态 输入端低电平有效 Q=1、 =0 1状态 Q=0、 =1 0状态 第四页，共五十六页。 (二)逻辑功能分析 第五页，共五十六页。 不稳定状态的约束 R=S=0同时撤消时电路的状态可能有三种情况 第六页，共五十六页。 组合电路与时序电路的区别： 组合电路在某时刻的输出只决定于这时刻的输入 时序电路在某时刻的输出决定于两个因素：①这时刻的输入；②这时刻以前的输入。或者这样说： ②这时刻电路的状态 这时刻电路的状态反映的是这时刻以前的电路的输入的历史 第七页，共五十六页。 几个概念 1状态 0状态 现态：Q n 正在考察的瞬间电路所处的状态 次态：Q n+1 以正在考察的瞬间为基准，下一个考察瞬间触发器将要进入的状态 状态：时序电路的最重要的概念 第八页，共五十六页。 （三）或非门构成的基本RS锁存器 输入端高电平有效 第九页，共五十六页。 第十页，共五十六页。 例 在用与非门组成的基本RS锁存器中，设初始状态为0，已知输入R、S的波形图，画出两输出端的波形图。 解：由知，当R、S都为高电平时，锁存器保持原状态不变；当S 变低电平时，触发器翻转为1状态；当R 变低电平时，锁存器翻转为0状态；不允许R、S同时为低电平。 第十一页，共五十六页。 二、逻辑门控RS锁存器 （一）电路结构和逻辑符号 第十二页，共五十六页。 （二）逻辑功能分析 当CP=0时，G3和G4门被封锁，输入信号R、S不起作用，输出全为1，基本RS锁存器状态不变。 当CP=1时， G3 和G4 门打开，输入信号R、S经G3、G4门作用于基本RS锁存器，使Q的状态跟随输入状态的变化而改变，其特性表如表4-3所示。 第十三页，共五十六页。 当R=S=1时当CP由1变0时锁存器的状态不定。 或者当CP=1时，R、S同时由1变0时锁存器的状态不定。 第十四页，共五十六页。 第十五页，共五十六页。 (三) 锁存器功能的几种描述方法 1．特性方程 2．状态转换图 3．驱动表 4．波形图 第十六页，共五十六页。 1．特性方程 第十七页，共五十六页。 2．状态转换图 第十八页，共五十六页。 3．驱动表 第十九页，共五十