静电防护培训(专业和完整).pptVIP

电子元器件抗ESD损伤的基础知识 1.6.1 失效模式 在使用环境中出现的静电放电失效大多数为潜在失效。潜在失效比突发性失效具有更大的危险性，这一方面是因为潜在失效难以检测、而器件在制造和装配过程中受到的潜在静电损伤会影响它装入整机后的使用寿命；另一方面，静电损伤具有积累性，即使一次静电放电未能使器件失效，多次静电损伤累积起来最终必然使之完全失效。 第三十页，共八十一页。 电子元器件抗ESD损伤的基础知识 1.6.2 失效机理 静电放电失效机理可分为过电压场致失效和过电流热致失效。实际元器件发生哪种失效，取决于静电放电回路的绝缘程度。 第三十一页，共八十一页。 电子元器件抗ESD损伤的基础知识 1.6.2 失效机理 （1）电电压场致失效： 过电压场失效是指高阻抗的静电放电回路中，绝缘介质两端的电极因受了高静电放电电荷而呈现高电压，有可能使电极之间的电场超过其介质临界击穿电场，使电极之间的介质发生击穿失效。高静电电荷和高电压的来源既可以是静电源直接接触放电，也可以是由于场感应而产生的。影响过压失效的主要因素是累积的静电电荷和高电压。 第三十二页，共八十一页。 电子元器件抗ESD损伤的基础知识 1.6.2 失效机理 （2）过电流热致失效： 过电流热致失效是由于较低阻抗的放电回路中，由于静电放电电流过大使局部区域温升超过材料的熔点，导致材料发生局部熔融使元器件失效。影响过流失效的主要因素是功率密度。 物体带静电表示它有一定的能量，单位时间释放的能量是功率。通过单位面积释放的功率是功率密度。我们研究静电放电过程中释放的能量、功率和功率密度与哪些因素有关。 第三十三页，共八十一页。 电子元器件抗ESD损伤的基础知识 1.6.2 失效机理 a.???? 静电放电过程中释放的能量 物体带静电电量为Q，它与地电位差为V，带静电物体的静电能是： E=Q×V （1.1） 依据（13-1）式得： E= Q2 /C （1.2） 从（1.2）式看出带静电物体的静电能与静电量的平方成正比与等效电容成反比。显然静电量越大对元器件造成ESD损伤的危险性越大。 第三十四页，共八十一页。 电子元器件抗ESD损伤的基础知识 1.6.2 失效机理 B.??? 影响ESD损伤的另一个因素是放电时间的长短 静电能量大，但如果释放的时间长，功率会很小，ESD损伤的程度就小。表征放电时间的长短的参量是放电时间常数又称弛豫时间τ。在放电回路中有： τ＝ R×C。 例如对人体放电，若电容为100pF；电阻为1500Ω，时间常数是150ns。 显然，在静电放电电量不变时，元器件的放电回路中电阻、电容越大，功率就越小，静电的损伤性就越小。 第三十五页，共八十一页。 电子元器件抗ESD损伤的基础知识 1.6.2 失效机理 C.与静电放电功率有关的因素 静电放电的峰值功率为V2/R或Q2 /RC2 ，即静电放电功率与放电回路的串联电阻和电容的平方成反比，与静电量的平方或静电压的平方成正比。增加放电回路的串联电阻和电容是减小ESD损伤的有效途径。 放电回路高阻区的横截面积为A，则在高阻区放电的功率密度是Q2 /ARC2 。所以增加放电回路高阻区的横截面积也是减小ESD损伤的重要途径。 第三十六页，共八十一页。 电子元器件抗ESD损伤的基础知识 1.6.2 失效机理 反偏pn结比正偏pn结更容易发生热致失效，在反偏条件下使结损坏所需要的能量只有正偏条件下的十分之一左右。这是因为反偏时，大部分功率消耗在结区中心，而正偏时，则多消耗在结区外的体电阻上。对于双极器件，通常发射结的面积比其它结的面积都小，而且结面也比其它结更靠近表面，所以常常观察到的是发射结的退化。 第三十七页，共八十一页。 电子元器件抗ESD损伤的基础知识 1.6.2 失效机理 对于静电放电热致失效，环境温度越高，发生失效所需的静电能量越低，越容易发生此类失效。 需要强调的是，无论是过压失效还是过流失效，都必须考虑时间效应。静电脉冲虽然电压很高，但相对其它EOS应力而言其能量较低，放电脉冲时间很短。这也是器件的ESD失效阈值电压远高于其额定工作电压的原因。 第三十八页，共八十一页。 制造过程的防静电损伤技术 2.1 静电防护的作用和意义 静电现象是客观存在的，防止静电对元器件损伤的途径只有两条：一是元器件的设计和制造上进行抗静电设计和工艺优化，提高元器件内在的抗静电能力；另一方面，就是采取静电防护措施，使器件在制造、运输和使用过程中尽量避免静电带来的损伤。对元器件的使用方，包括后工序厂家、电路板、组件制造商以及整机厂商来说，主要甚至只能采取后一种方法来