基于vnc的高清数字视频显示.docxVIP

基于vnc的高清数字视频显示 0 视频编码和显示模块 ti总裁宣布的dm6446芯片在视频处理领域得到了广泛使用。它基于android和psost两个维度的架构，具有通用处理器（epp）和专用数字处理器（pd）的功能。 要让其支持高清显示, 就必须通过编程配置, 实现高清显示所需的时序控制信号。DM6446支持并行的24位RGB888视频数据输出, 经过外部芯片编码转换后送给显示器显示。这里采用的编码芯片是TFP410, 它接收并行的图像数据以及同步控制信号, 经过编码转换后, 按照DVI标准传输给显示器进行显示 文中第1部分介绍了高清数字视频接口设计的整体结构;第2部分介绍了TFP410的配置和使用方法;第3部分介绍了实现高清数字显示所需的VENC的参数配置方法, 同时结合OSD窗口配置给出了实际的高清数字视频显示结果。 在目标板上, 720P (1 280×720@60 Hz) 、1 080P (1 920×1 080@60 Hz) 以及WUXGA (1 920×1 200@60 Hz) 分辨率的数字视频显示都能够稳定运行, 说明这里提出的高清数字视频显示接口设计方案是正确、可行的, 对基于DM6446高清数字视频显示应用具有重要参考意义。 1 高清显示模块 整个DVI高清数字视频显示接口的结构如图1所示, 主要可分为DM6446的VPSS接口部分以及DVI驱动器TFP410接口两部分。 VPFE从外部采集到视频数据后存储于DDR2中的指定位置, VPBE中的在屏显示模块 (OSD) 也在DDR2中有对应的缓冲区, 这些模块与DDR2之间的数据传输都有专门的读写逻辑控制, 以保证数据的传输带宽满足系统要求。对于高清显示的支持, 主要是对VPBE中的视频编码模块 (VENC) 的时序控制部分的正确配置, 包括VENC时钟、OSD时钟和输出给TFP410的像素时钟, 以及视频的行同步、场同步信号等, 这些在后面会有具体介绍。 TFP410主要起到视频数据编码的作用, 将前面由VENC输出的图像数据以及同步控制信号经编码后用差分串行的方式 (T.M.D.S) 传输给显示器, 这可以保证数据在传输过程中的抗干扰能力。同时, TFP410包含有一个I 2 器件工作模式 TFP410支持的最高像素时钟为165 MHz, 能够满足高清数字视频显示的需求, 其总共有两种配置方法:引脚直接配置法和I TFP410的I 在图2中, 仅仅是列出了必须配置的寄存器, 其余寄存器可以不用修改, 一般不影响使用。配置CTL_1_MODE=0x37, 使器件工作模式为:24位数据宽度、单端像素时钟 (VCLK) 输入、在VCLK上升沿采样输入数据。配置好TFP410后, DM6446只要按照高清数字视频的标准时序输出相应的图像数据和同步控制信息, 就能够将OSD上的内容通过DVI接口显示到LCD显示器上。 3 配置veec和osd 3.1 视频信号同步时序信号 当VENC工作在标准模式 (Standard Mode) 下时, 只能够输出标准的PAL/NTSC同步时序, 在此模式下输出的画面分辨率最大只有720×576, 这在许多场合已经不能满足使用需求。其实VENC本身能够支持的画面分辨率远不止于此, 只是若要输出大分辨率的画面, 就必须自己编程产生视频同步控制时序, 也即让VENC工作于非标准模式 (Non-standard Mode) VENC主要由3大块组成:模拟视频编码模块 (数模转换DACs) 、数字视频输出模块 (数字LCD控制器) 以及时序发生器 () 。其中, 模拟视频编码模块只能工作于标准模式下, 因此, 在配置输出非标准模式下的数字画面时, 应该禁用DAC。对于数字LCD控制器部分的编程, 主要是设置输出图像数据的格式 (并行24位RGB888) 以及配置输出LCD_OE (数据输出使能) 指示信号。而对时序发生器的编程配置, 则是输出高分辨率数字画面的关键所在, 整个VPSS的时钟分布控制结构如图3所示。 根据VESA DMT标准, 显示1 080P画面所需像素时钟 通过配置锁相环PLL2控制器的PLLM=21, DIVID-ER1=3, 便可以得到148.5 MHz的像素时钟。通过寄存器VPBE_PCR.VENC_DIV位可以选择VENC_CLK是否为VPSS_CLK的一半, 当VENC_DIV=1 (需要VPSS_CLKCTL.DACCLKEN=1) 时, 输入时钟将被2分频, VENC_CLK变成74.25 MHz, 这正好是显示720P画面所需的像素时钟。而且, 148.5 MHz的像素时钟也能够同时支持WUXGA画面的显示。相同的时钟输入能够同时满足多种高清分辨率图像的显示要求, 这就为不同显示分辨率间的切换提供了编