原创力文档- 1、本文档共3页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
通信工程专业专业课程教学大纲
《数字系统仿真与VHDL设计》课程教学大纲
课程编号
课程名称：数字系统仿真与VHDL设计/Digital
System
Simulation
and
VHDL
Design
总学时/学分：32/2（其中理论32学时，实验0学时）
适用专业：通信工程
一、课程目标
通过本课程学习，学生应达到如下目标：
目标1：
了解EDA技术原理，掌握可编程逻辑器件的结构、特点与功能等，掌握硬件描述语言
的程序结构、语言要素、风格，初步具备电子系统硬件设计能力。
目标2：
掌握EDA工具软件的使用方法，熟悉EDA设计的基本流程，具备解决EDA实际问题的
综合能力。
二、课程目标能力要求及权重
课程目标权重(∑=1)初始程度要求程度
目标10.60L1L2
目标20.40L1
L2
本表注：以布鲁姆学习目标分类法描述学生在学完本课程后应具有的能力，目标栏内
以L1(认知)、L2(理解)、L3(应用）、L4(分析)、L5(综合)、L6(创造)来表示对此项能力要求
达到的程度，无要求则留空。
三、教学过程安排
序号知识模块教学内容课时课程目标教学方法
1.1现代电子系统的设计概述
1
EDA技术概述1.2EDA技术的基本知识与框架；6
目标1
课堂讲授+作业
1.3可编程专用集成电路ASIC
2.1
QuartusⅡ的安装
2.2
QuartusⅡ软件的主界面
2.3
QuartusⅡ图形编辑输入法
2.4
MAX+PLUS
Ⅱ设计项目的转
EDA工具软件的
2
换4
目标2
课堂讲授+作业
使用方法
2.5
QuartusⅡ宏功能模块的使用
方法
2.6
嵌入式逻辑分析仪的使用方
法缩编码标准。
1.VHDL设计实体的基本结构。
3
VHDL2.VHDL的语言要素。
4
目标1
课堂讲授+测验
3.用VHDL实现各种类型电路及
256
通信工程专业专业课程教学大纲
系统的方法。
4.VHDL设计流程。
1.Verilog
HDL设计模块的基本结
构。
2.Verilog
HDL的语言规则。
4
VerilogHDL6
目标1
课堂讲授
文档评论（0）