存储系统及扩展课件.pptVIP

6.5.3記憶體與CPU的連接1.記憶體的分體結構6.5.3記憶體與CPU的連接1.記憶體的分體結構有效選中高8位（奇數體）A0=0選中低8位（偶數體）高位512k×8低位512k×8二者均有效=00時，選中16位字6.5.3記憶體與CPU的連接●N×1位晶片，擴展N個位元組，用8片並列成一組；●1K×4位晶片，擴展1KB,要用2片並列成一組。2.位擴展★用多塊記憶體晶片重疊使用。並成一個位元組或字長的存儲體。★主要是數據線按位排列，存放數據的某個對應位，並行連接到CPU的數據線上。★組內每片的地址線、控制線並在一起；再與CPU的相應信號線連接。6.5.3記憶體與CPU的連接2.位擴展讀寫片選控制線組內並聯組內各晶片地址線並聯數據線按位組分別連接DB6.5.3記憶體與CPU的連接2.位擴展擴展第二組讀寫片選控制線組內並聯組內各晶片地址線並聯數據線按位組分別連接DB6.5.3記憶體與CPU的連接3.字擴展要領：各位組地址線、數據線、讀寫控制線橫向延伸串聯。片選線經解碼器分別連接！組2組1組4組3擴展容量256B×4組=1KB（組內256×4位×2片）6.5.4CPU與記憶體典型連接1.設計地址解碼電路步驟：（1）確定(擴展)地址線數（2）確定地址分配（3）畫地址分配圖和位圖（4）畫出地址解碼電路圖並連接實用中，應盡可能選擇大容量片，以簡化電路和減少板卡面積。6.5.4CPU與記憶體典型連接例如27C64和62C64構成32KB的EPROM和32KB的SRAM(0000H～0FFFH）。（1）確定地址線數27C6462C64晶片上13根A12～A032KBROM需4片32KBRAM需4片8片；擴展A15～A13作片選64KB連續地址空間需要16根6.5.4CPU與記憶體典型連接晶片編號類型與容量地址範圍0ROM8KB0000H～1FFFH1ROM8KB2000H～3FFFH2ROM8KB4000H～5FFFH3ROM8KB6000H～7FFFH4RAM8KB8000H～9FFFH5RAM8KBA000H～BFFFH6RAM8KBC000H～DFFFH7RAM8KBE000H～FFFFH(3)畫出地址分配表和地址位圖(2)確定地址分配考慮地址連續，設計ROM佔用前32KB,地址範圍0～7FFFH；RAM佔用後32KB,地址範圍8000～0FFFFH。片間地址線片內地址線A15A14A13A12～A00000號ROM晶片0011號0102號0113號1004號RAM晶片1015號1106號1117號6.5.4CPU與記憶體典型連接考慮M/IO=1才選中記憶體，與G相連；A15~A13與解碼輸入端ABC連接。（4）畫出地址解碼電路問題！晶片內地址連續，但不適應分體結構6.5.4CPU與記憶體典型連接晶片號類型與容量地址範圍0ROM8KB0000H～3FFFH的偶數體18KB0000H～3FFFH的奇數體28KB4000H～7FFFH的偶數體38KB4000H～7FFFH的奇數體4RAM8KB8000H～BFFFH的偶數體58KB8000H～BFFFH的奇數体68KBC000H～FFFFH的偶數體78KBC000H～FFFFH的奇數體(3)’畫出分體結構地址分配表和地址位圖(2)’確定地址分配片間地址線片內地址線體選A15A14A13～A1A0000號ROMBHE#011號A0102號BHE#113號A0004號RAMBHE#015號A0106號BHE#117號6.5.4CPU與記憶體典型連接用BHE和A0作奇偶存儲體控制信號；A15~A14與解碼輸入端B、C連接。注意A端接地，M/IO接G端！可用2—四解碼器(4)’畫出地址解碼電路6.5.4CPU與記憶體典型連接前述64KB分存儲體例題，與8086連接電路如下：2.記憶體與8086CPU的連接BHE接4片，A0接4片；各ROM兩片，RAM兩片6.5.4CPU與記憶體典型連接前述64KB分存儲體例題，與808