CN118197897A 无背电极的体电阻淬灭硅光电倍增管芯片及其制作方法 （西安理工大学）.pdfVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN118197897A

(43)申请公布日2024.06.14

(21)申请号202410202166.5

(22)申请日2024.02.23

(71)申请人西安理工大学

地址710048陕西省西安市碑林区金花南

路5号

(72)发明人刘丽娜李存霞张国青朱香平

杨延飞刘露

(74)专利代理机构西安弘理专利事务所61214

专利代理师罗笛

(51)Int.Cl.

H01J43/04(2006.01)

H01J43/06(2006.01)

H01J9/12(2006.01)

权利要求书2页说明书5页附图5页

(54)发明名称

无背电极的体电阻淬灭硅光电倍增管芯片

及其制作方法

(57)摘要

本发明公开的无背电极的体电阻淬灭硅光

电倍增管芯片及其制作方法，通过在低电阻率的

硅衬底上外延较高电阻率的高品质外延层，在外

延层上分别制作深阱、P++区、N++区、氧化硅层、

金属电极，在晶圆正面形成阳极和阴极，无需在

衬底背面实施工艺操作、制作结构，无背面电极，

从而既可以解决现有体电阻淬灭的SiPM芯片制

作工艺与标准CMOS工艺不兼容的问题，也可以解

决现有的体电阻淬灭的SiPM芯片背面衬底无法

减薄、划片难度较大的问题，还可以减小因对晶

圆背面实施工艺过程中对晶圆正面造成的损伤，

A从而提高现有体电阻淬灭SiPM芯片的良品率。

7

9

8

7

9

1

8

1

1

N

C

CN118197897A权利要求书1/2页

1.无背电极的体电阻淬灭硅光电倍增管芯片，其特征在于，包括自下而上依次设置的

硅衬底、外延层和SiO介质层，外延层顶部注入离子形成有一圈外阱区和位于其内部的多

2

个阵列设置的内阱区，外阱区顶部注入离子形成有第一重掺杂层，多个内阱区顶部注入离

子形成有相互连通的第二重掺杂层，SiO介质层上对应第一重掺杂层和第二重掺杂层均开

2

设有接触通孔，接触通孔内均沉积有向上伸出的金属层。

2.如权利要求1所述的无背电极的体电阻淬灭硅光电倍增管芯片，其特征在于，所述硅

衬底的电阻率低于0.01欧姆■厘米。

3.如权利要求1所述的无背电极的体电阻淬灭硅光电倍增管芯片，其特征在于，所述外

延层的电阻率在1～200欧姆■厘米之间，厚度在1～100微米之间。

4.如权利要求1所述的无背电极的体电阻淬灭硅光电倍增管芯片，其特征在于，所述阱

区为利用高能离子注入形成的深阱。

5.如权利要求1所述的无背电极的体电阻淬灭硅光电倍增管芯片，其特征在于，包括自

下而上依次设置的N型硅衬底(1)、N型外延层(2)和SiO介质层(4)，N型外延层(2)顶部注入

2

离子形成有位于外圈的N阱区(3)以及位于外圈内阵列而成的多个N阱区(3)，外圈的N阱区

(3)顶部注入离子形成有N++区(6)，外圈内的多个N阱区(3)顶部均注入离子形成有相互连

通的P++区(5)，SiO介质层(4)上对应P++区(5)和N++区(6)均开设有接触通孔，P++区(5)上

2

方的接触通孔内均沉积有向上伸出的金属层(8)作为阴极，N++区(6)上方的接触通孔内均

沉积有向上伸出的金属层(8)作为阳极。

6.如权利要求5所述的无背电极的体电阻淬灭硅光电倍增管芯片的制作方法，其特征

在于，包括以下步骤：