2026年fpga期末考试试题及答案.docxVIP

2026年FPGA期末考试试题及答案

一、单项选择题（每题2分，共20分）

下列可编程逻辑器件中，基于查找表（LUT）结构实现的是？

A.CPLDB.FPGAC.PALD.GAL

答案：B

解析：CPLD、PAL、GAL均基于乘积项结构，FPGA核心是查找表结构，通过配置LUT实现组合逻辑功能。

VerilogHDL中，可在过程块（always/initial）中被赋值的变量类型是？

A.wireB.regC.inputD.output

答案：B

解析：wire为线网型，仅用于assign连续赋值；reg为寄存器型，是过程块中的主要赋值类型，不一定对应物理寄存器。

FPGA开发流程中，将RTL级代码转换为门级网表的步骤是？

A.功能仿真B.综合C.布局布线D.配置下载

答案：B

时序逻辑电路的always块中，推荐使用的赋值方式是？

A.阻塞赋值（=）B.非阻塞赋值（=）C.assign连续赋值D.force强制赋值

答案：B

解析：时序逻辑使用非阻塞赋值可避免仿真竞争冒险，保证仿真与综合结果一致。

下列关于建立时间Ts

A.时钟有效沿到来后，数据需保持稳定的最小时间B.时钟有效沿到来前，数据需保持稳定的最小时间C.数据从寄存器输入到输出的延迟时间D.同一时钟到达