堆叠硅片互联FPGA突破摩尔定律.pdfVIP

DesignSt 堆叠硅片互联FPGA突破摩尔定律 作者 ：陆楠 ，EDNChina pin可用，I／O资源有限，时延过长并且功耗会增加，这 赛 些都限制了门电路的性能。 “堆叠硅片互联技术为FPGA 带来全新密度、带宽和节能优势，”汤立人说， “相对 于单片器件，单位功耗的芯片问带宽提升了100倍，容量 提升2倍～3倍。” 技术如何实现 赛灵思亚太区市场及应用总监张字清表示，堆叠硅 片互联技术在单个封装中集成了4个28nmT~岂的FPGA切 升级面临瓶颈 片 (图1)，以实现突破性的容量、带宽和功耗优势 ， 目前FPGA工艺已经到达28nm节点，但市场对于更 其高密度晶体管和逻辑能够满足对处理能力和带宽性能 多的逻辑容量、高速串行收发器、内存等的需求依旧孜 要求极高的需求。该技术通过采用3D封装技术和硅通孔 孜不倦，摩尔定律的瓶颈 日益突出。赛灵思亚太区执行 (TSV)技术来突破摩尔定律的限制，利用堆叠硅片互联 总裁汤立人认为，如果沿着摩尔定律开发更大规模的 封装方法可以在现有工艺节点提供200万个逻辑单元。 FPGA，一是 良率会越来越低 ，二是平均要花2年左右 汤立人详细介绍了有关细节：在堆叠硅片互联结构 时间才能实现量产，这显然不符合市场需求的节奏。此 中，数据在一系列相邻的FPGA芯片上通过 1万多个过孔 外，如果要通过PCB或MCM上集成多个FPGA芯片来实 走线。相对于必须使用标准I／O连接在电路板上集成两个 现大型FPGA的功能 ，则 目前最大型~[J,FPGA只有1200个 FPGA而言，堆叠硅片互联技术将单位功耗芯片间连接带 宽提升了100倍，时延减至五分之一，而且不会占用任何 高速串行或并行I／O资源。在堆叠硅片互联技术中，无源 硅中介层由TSMC提供 ，它有四层导线层，是堆叠互联的 关键 (图2)。由于中介层无源，因此不存在散热问题， 它使得建立在该技术上的超大规模FPGA,~当f单芯片。 “由于较薄的硅中介层可有效减弱内部堆积的应 力，一般说来堆叠硅片互联技术封装架构的内部应力低 于同等尺寸的单个倒装BGA封装，这就降低了封装的最 大塑性应变，热机械性能也随之得以提升。”汤立人表 示， “通过芯片彼此相邻，并连接至球形栅格阵列，可 图1，堆叠硅片互联技术在单个封装中集成了4个28nmI艺的 以避免采用单纯的垂直硅片堆叠方法出现的热通量和设 FPGA切片。 计工具流问题。” www．EDNChina．com HI曲*bancNvdith，