八进制七段显示译码器设计.pdfVIP

第 26卷 第 6期 凯里学院学报 Vo1．26NO．6 2008年 t2月 JournalofKailiUniversity Dec．2008 八进制七段显示译码器设计 龙 立钦 (贵州 电子信息职业技术学院，贵州 凯里 556000) 摘 要 ：八进制七段显示译码器设计 ，是电子类中、高职学生学习 《数字电路技术》进行课程设计 的一个非常好 的课题．本文从设计方法、设计技巧 、电路连接方法及注意事项等方面，作较为详实 的叙 述 ． 关键词：组合逻辑 电路；双与非 门；七段数码显示 中图分类号：TN431．2 文献标识码 ：A 文章编号 ：1673—9329(2008)06—0033—03 《数字电路技术》的组合逻辑电路设计 l7，是 驱动信号 a，b，c，d，e，f，g高电平有效 ，如图 1 学生学习本课程必需掌握的内容．利用 74ISO0集 所示 ． 成 4—2输入与非 门进行八进制七段显示译码器设 2．根据所要实现的逻辑功能列真值表 ，将输入 计 ，是一个难度适 中，设计方式多样化，可操作性 变量可能出现的所有取值情况和与之对应的输出 强，利于提高设计技巧、绘图布局水平和实际动手 变量的值一一列 出，如表 1所示的真值表． 能力，同时成本较低易于实现． 表 1 八进制显示译码器真值表 ～一～～～～～～～～ 1 设计思路 输 入 输 出 显示 利用两输入 TTL与非门实现该逻辑 电路设 字形 计 ，且全 电路使用的门电路数 目不得超过 21个 ，也 即是要将电路转化成与非 一与非式 l2，且每 1个 一1 O 1 1 0 1 l 0 与非门只有两个输入端子 ，并且限制所使用的与非 门的总数不超过 21个．这就要求设计者不但要掌 握组合逻辑电路的设计方法 ，还要熟悉组合逻辑的 化简技巧． ～一～～一一一一一～ 2 组合逻辑电路设计 1．对实际问题进行逻辑抽象，并定义输入变量 3．根据真值表画卡诺 图并化简． 和输出变量．由课题 《八进制七段显示译码器 》可 图2为各字段输 出函数卡诺 图，图中的卡诺圈 知，八进制显示即需要显示 O～7的 8个数码 ，根据 以 字段为基础，d字段利用 e字段 的结果 ，为了便 8—2”，则 一3E ． 于理解用虚线圈．同理a字段又利用 d字段的结果， 所 以，可设定输入信号为 3位二进制数 ABC， 而b字段利用 d字段的反函数 (圈O)的结果I2，f，f， g参见下面的与或式．其中d字段ABC项 ，为了与g 字段有相同的结果而采用独立只圈一项． 4．根据卡诺