半导体存储技术方案.ppt

7.3* DRAM:四管动态MOS存储单元 T1 T2交叉连接作存储器用，数据以电荷的形式存储在T1 T2的寄生电容C1和C2上，而C1和C2上的电压又控制着T1 T2的导通或截止，产生位线B和B’上的高、低电平。 C1被充电，且使C1上的电压大于开启电压，同时C2没被充电， T1导通、T2截止。VC1=Q’=1，VC2=Q=0，存储单元存0状态。 动态存储单元是利用MOS管栅极电容可以存储电荷的原理 动态存储单元的电路结构还可以更简单，进一步提高存储密度，降低成本 单管电路 DRAM芯片组 成的内存模块 7.4 存储器容量的扩展 7.4.1 位扩展方式 方法：所有输入信号都并联(地址信号、片选信号和读写信号); 输出各自独立。 N= 目标存储器容量 已有存储芯片容量 需要片数N=8 例：用1024字×1位RAM芯片构成1024字×8位RAM存储器 例：用256字×8位RAM芯片组成1024字×8位存储器。 需要片数N=4 7.4.2 字扩展方式 N= 目标存储器容量 已有存储芯片容量 各片地址分配情况： 000H 0FFH 100H 1FFH 2FFH 3FFH 200H 300H 当要求字和位同时扩展时，先字扩展或先为扩展都可以，最终结果都是一样的。 7.5 用存储器实现逻辑函数 1. ROM的地址输出为二进制译码，既输出为地址变量的最小项 2. 存储矩阵根据其存储内