快速哈达马变换折叠结构设计.docVIP

快速哈达马变换折叠结构设计 　　摘要：快速哈达马变换在3G无线通信中具有广泛的应用。本文在分析快速哈达马变换算法的基础上提出了两种快速哈达马变换的折叠结构，并分别分析了这两种折叠结构的电路结构、时钟频率要求、资源消耗等因素。最后给出了这两种电路结构在Altera FPGA上实现的对比情况。 　　关键词：哈达马变换；折叠；分时复用 　　 　　1引言 　　 　　 CDMA2000中在数据的正交调制、解调、正交扩频、信道分离等多处使用离散沃尔什（Walsh）变换，快速哈达马变换（FHT）是第二类离散沃尔什变换的快速算法，它能将运算量由N2数量级减少为N1og2N数量级[1]（N为变换的点数），如果使用普通的结构实现快速哈达马变换，加法器需要N1og2N个，由于在CDMA2000中哈达马变换单元的数据速率并不高（例如：在接入信道和反向交通信道中64阶正交调制Walsh码片的速率仅为307.2Kcps），因此在基带芯片的设计中可以考虑采用折叠结构来减少变换单元的使用，从而节约芯片的资源，减少芯片的面积。本文基于上述考虑，提出了快速哈达马变换的几种折叠结构，并在FPGA上实现了8点快速哈达马变换，并对比和分析了各种结构的资源消耗情况。 　　 　　2快速哈达马变换算法及实现 　　 　　 直接计算离散沃尔什变换需要N2次加法运算，快速哈达马算法通过将哈达马矩阵HN分解为稀疏矩阵TN的（N1og2N）幂次方，从而大大减少了变换所需的运算量，如（3）式所示： 　　 　　 由（3）式可知，哈达马变换可以分为N1og2N级进行，其中每一级由稀疏矩阵TN与前一级的输出结果相乘，其结构示意图如图1所示。 　　 其中每一级内部的运算结构见图2。 　　 从图2（a）可以看出，在快速哈达马的直接实现结构中，每一级需要N/2个如图2（b）所示的蝶形运算单元，即：需要N个加法器（加法器的位宽由输入数据的位宽决定），又因为整个快速哈达马运算共有1og2N级，因此直接实现结构总共需要N1og2N个加法器，例如：当N=64时，加法器数目为384个，在CDMA2000前向信道中，哈达马变换的阶数最大可为256，如果采用直接结构，那么将需要2048个加法器！这是一个非常消耗资源的部分，在芯片资源等因素的限制下，必须考虑采用折叠（unfolding）技术复用功能单元从而减少资源的消耗，根据折叠的功能单元不一样，可以设计不同层次的折叠结构。 　　 　　3快速哈达马变换的折叠结构设计 　　 　　 折叠是一种变换技术[3]，通过使用该技术设计一种控制单元，在该控制单元的控制下可以分时复用电路结构中的功能单元，从而达到减少所使用的功能单元数目的目的。折叠虽然减少了对功能单元数目的使用，但同时也引入了新的控制单元和一些选择器件（如：数据选择器）及存储器件（如：寄存器），这些新的单元对于原功能实现来说是附加的（overhead），它们只是为了实现分时复用功能单元，因此只有当附加的控制单元的资源消耗小于因功能单元数目减少而节约的芯片资源时，折叠结构才能达到减少芯片资源的作用，否则不仅没有减少反而会增加芯片资源，这是设计所不希望的；另外，不同的折叠结构对芯片资源减少所起到的效果也不一样，一种折叠结构在既能保证功能正确实现的前提下又最大化的减少对资源的消耗应是设计者的最佳选择。实际应用中，设计者可以在满足芯片面积需求的情况下选择最适合的折叠结构。除此之外，折叠结构由于需要分时复用功能单元，因此其内部时钟频率要大于输入数据的速率，假设折叠因子为K（即在一次数据处理中将内部功能单元复用K次），输入数据的速率为R，那么折叠结构内部的时钟频率应为KR，这在实际应用中也是限制折叠结构选择的重要因素，如果某种折叠结构内部实际时钟频率无法达到所需要的频率，那么就不能选择这种结构。 　　 根据快速哈达马变换中功能单元的折叠使用的不一样，我们设计了两种不同的快速哈达马变换的折叠结构，并分别验证了它们的功能，对比了它们所需要的资源以及对时钟频率的要求。 　　 　　 3.1级间复用点蝶形运算单元的折叠结构设计 　　 从图1可以清楚的看到，哈达马变换的各级所使用的功能模块是完全相同的，这里为方便论述，将每一级的功能模块称为N点蝶形运算单元，因此可以在级与级之间分时复用N点蝶形运算单元，从而达到减少所消耗资源的目的。图3是这种折叠结构的结构框图。 　　 图3中，控制单元主要负责产生寄存器输入端数据选择器的选择信号以及在整个哈达马变换结束后使能输出有效指示信号，整个控制器只需要一个计数器（计数器的模为1og2N）以及简单的译码逻辑即可实现，因此控制器的设计是相对简单的。注意：图3中哈达马变换单元的输入数据和输出数据都是表示并行输入或输出的。 　　 假设哈达马变换的数据位宽