微处理器系统结构与嵌入式系统-_ARM微处理器编程.ppt

异常 exception ? 异常指正常执行的程序流因故被暂时中止； ? ARM 支持 7 种异常类型 (P231 表 7-6) 、 5 种异常模式； ? 若同时发生多个异常，将按优先级顺序处理； 异常类型 对应异常模式 优先级 复位 Supervisor 1 （最高优先级） 数据中止 Abort 2 FIQ FIQ 3 IRQ IRQ 4 指令预取中止 Abort 5 未定义指令 Undefined 6 SWI Supervisor 7 （最低优先级） 优 先 级 降 低 2020-5-7 31/95 复位异常 Reset 当 nRESET 引脚信号变为低电平时， ARM 立即停 止执行 当前指令，产生复位异常； 当 nRESET 再次变为高电平后， ARM 处理器执行下 列操作： 1. 强制 CPSR 中的 M[4:0] 变为 b10011 ，进入管理模 式； 2. 置位 CPSR 中的 I 和 F 位； 3. 清零 CPSR 中的 T 位； 4. 强制 PC 从地址 0x00 开始取第一条指令； 5. 返回到 ARM 状态并恢复执行； 2020-5-7 32/95 中止异常 Abort 1. 中止异常包括 指令预取中止和数据中止 ； ? 预取中止时， ARM 将预取的指令标记为无效，但在 指令到达流水线的执行阶段时才进入异常。如果指 令在流水线中因为发生分支而没有被执行，中止将 不会发生。 ? 数据中止时，数据访问被记为无效，中止程序应根 据中止原因作出处理，使数据可以被访问。 2. 中止异常 表示对存储器的访问失败，这种机制实 际保证了虚拟存储技术的实现。 2020-5-7 33/95 微处理器系统结构与嵌 入式系统设计 第七章 ARM 微处理器编程模型 7.1 ARM 内核体系结构 7.2 ARM 编程模型 7.2.1 处理器工作状态 7.2.2 处理器运行模式 7.2.3 寄存器组织 7.2.4 数据类型和存储格式 7.2.5 异常 ARM 是 A dvanced R ISC M achines 的缩写，该公司设计 了大量 高性能、廉价、耗能低 的 RISC ( 精简指令集 ) 处理器 ; ARM 公司的特点是 只设计 而不生产 。它将 技术授权 给世 界上许多著名的半导体、软件 和 OEM 厂商，并提供服务。 将技术授权给 其它芯片厂商 形成各具特色 的 ARM 芯片 3/95 ARM 的应用领域 1. 工业控制领域 过程控制、电力控制、数控机床、 ABS 2. 无线通讯领域 基站、带蓝牙 / 定位等的手机 /PDA 、 GPS 3. 网络应用 ADSL 、路由器、交换机、 VoIP 4. 消费类电子产品 DVD 、机顶盒、游戏机 5. 成像产品 数码相机、打印机、录像机 6. 安全产品 ATM 机、 POS 机、考勤系统、 SIM 卡 ? 到目前为止，基于 ARM 技术的微处理器应用约占据了 32 位嵌入式微处理 器 75 ％以上的市场份额； ? 全球 80% 的 GSM/3G 手机、 99% 的 CDMA 手机以及绝大多数 PDA 产品均采 用 ARM 体系的嵌入式处理器，“掌上计算”相关的所有领域皆为其所主宰； 4/95 ARM 体系结构的特点 1. RISC 简单的结构使 ARM 内核非常小、功耗低、成本低 2. 统一和固定长度的指令域，简化了指令的译码，便于指令流水线设计 3. 采用装载 / 保存结构，数据处理操作只针对寄存器的内容，而不直接对存储 器进行操作 4. 支持 Thumb （ 16 位） /ARM （ 32 位）双指令集，能很好的兼容 8 位 /16 位器件 5. 每条数据处理指令都对算术逻辑单元和移位器控制，实现了 ALU 和移位器 的最大利用 6. 寻址方式灵活简单，执行效率高 7. 地址自动增加和减少寻址模式，优化程序循环 8. 多寄存器装载和存储指令实现最大数据吞吐量 9. 所有指令的条件执行实现最快速的代码执行 5/95 ARM 处理器内核流水线工作流程 ARM 体系结构的版本 ARM 架构自诞生至今已发展并定义了 V1 到 V7 七种不同的版本 V1 版架构 只在原型机 ARM1 中出现过 – 支持基本的数据处理指令 ( 无乘法 ) – 支持字节、半字和字的 LOAD/STORE 指令 – 支持转移指令，包括子程序调用及链接指令 – 支持软件中断指令 SWI – 寻址空间位 64MB （ 26 位） 2020-5-7 7/95 V2 版架构 已废弃不再使用 – 支持乘法和乘加指令 – 支持协处理器操作指令 – 支持基本的存储器与寄存器交换指令 SWP/SWPB – 支持快速中断模式 V3 版架构 已废弃不再使用 – 寻址范围扩展到 4GB （ 32 位）