第3讲雷达信号处理机设计与DSP实现.pptVIP

2021/2/11 * 硬件设计 DSP2板包含6片TigerSHARC TS-101 DSP处理器,每片TS-101的工作时钟为250MHz,单片TS-101的32bits的峰值运算能力可达到6亿MACs/s,总运算能力36亿MACs/s。6片TS-101构成两个簇,其中一个簇上包含128M的SDRAM和xilinx公司Vertix系列的FPGA xcv1000。 2021/2/11 * Link拓扑结构 2021/2/11 * IRQ和Flag连接关系 2021/2/11 * LED指示灯 2021/2/11 * 外部接口 2021/2/11 * 雷达系统控制时序 帧同步A 脉冲同步B 采样脉冲C 接收选通E 发射触发D 距离波门O 帧周期 Tz 脉冲周期Tp 延时M 门宽N Tw3 Td2 Tw2 Tw 帧周期 Tz 双帧周期Tz2 双帧同步脉冲Z 2021/2/11 * 数字处理平台 2021/2/11 * 软件设计开发经验谈 自顶向下的设计思路 首先要对系统功能结构有清晰的认识 有哪些功能 模块之间的接口 各功能模块的资源要求 把握系统时序 精通至少掌握开发平台和工具 基本数据传输手段掌握、灵活应用、严格测试 调试工具、测试手段准备 磨刀不误砍柴工 搭系统 系统框架 控制流 数据流 测试代码 不要着急编写复杂的算法程序 2021/2/11 * 任务分配与流程设计 设计基础 算法仿真获得的功能模块所需要的内存和时间资源 硬件设计结果 设计原则 各处理器负载平衡 各任务之间相对独立 减少处理器间的通信量 减少通信的复杂度 2021/2/11 * 任务分配与流程设计 2021/2/11 * 任务分配 信号处理机的主要功能模块有:通道不一致性补偿、速度补偿、合 成距离像、检测、识别、估值、跟踪、记录及控制。其中基本模块有成 像、检测、跟踪、记录与控制,通道补偿以及速度补偿可在DSP1的FPGA 中实现,估值与识别可与检测模块合并。 由于左边3片处理器与FPGA相连,TS101-2与上位机相连,考虑信号 处理功能的实现以及系统实时性,将任务分配如下: TS101-3:合成距离像 TS101-5:合成距离像 TS101-4:合成距离像、检测估值 TS101-1:控制、跟踪 TS101-2:控制、记录 TS101-0:控制 2021/2/11 * 数据流 A:FPGA-1/2/3 ? TS101-5/3/4:原始数据、波门信息 B:TS101-3/5 ? TS101-4:差通道距离像数据 C:TS101-4 ? TS101-1:波门信息、目标信息、三通道像数 据、和通道原始数据 D:TS101-1 ? TS101-2:波门信息、目标信息、三通道像数 据、和通道原始数据 E:TS101-3 ? TS101-5:差二通道原始数据 TS101-5 ? TS101-2:差一、差二通道原始数据 F:TS101-2 ? HOST:目标信息、三通道像数据、三通道原始 数据、调试或测试信息（预置 伺服角度等） G:HOST ? TS101-2:装订控制命令、波形参数 I:TS101-1/2 ? TS101-0 TS101-0 ? TS101-3:控制信息 2021/2/11 * 控制流 HOST通过装订参数控制信号处理机工作模式; TS101-2响应HOST控制参数; TS101-1角度、距离跟踪,保存控制参数并通过TS101-0回传; TS101-0将控制信息回传至TS101-3,FPGA通过发送波门信息,使波门控制实现实时闭环。 2021/2/11 * 室内联调原理 2021/2/11 * 室外联调 2021/2/11 * PD距离跟踪 2021/2/11 * PD距离跟踪 2021/2/11 * 精品课件! 2021/2/11 * 精品课件! 2021/2/11 * 距离跟踪显示结果 2021/2/11 * 信号处理机概述 处理接收回波 检测目标信号 噪声 杂波 干扰 提取目标信息 距离、方位、仰角 速度 图像、类别 2021/2/11 * 信号处理主要功能 脉冲压缩 多普勒处理 信号积累与检测 杂波抑制 信号估值 阵列信号处理 成像与识别 电子干扰对抗 2021/2/11 * 信号处理系统主要特点 信号处理算法复杂化 性能的要求 处理器的发展 工作模式可变 实时性要求高 IPS(指令/s) FLOPS(浮点运算/s) DSP+FPGA+高效互连 编程量大,软、硬件综合设计 信号建模、系统仿真 2021/2/11 * 信号处理机接口 2021/2/11 *