PIE中断系统及其应用.pptVIP

2021/3/27 处理流程:某个可屏蔽中断产生后 首先将中断标志寄存器(IFR)置位为1 单独使能IER和全局使能INTM 涉及到的寄存器:IFR、IER、INTM 2021/3/27 4.1 PIE配置及控制寄存器 ………………………………… 2021/3/27 PIEVECT:这些位表明获取PIE矢量表的起始地址; ENPIE:使能PIE模块 ENPIE=1表明所有矢量都从PIE矢量表中获取; ENPIE=0时表明所有数量都从boot ROM或外部接口zone 7中获取; 2021/3/27 PIEACKx:每一位对应一个中断 BIT 0对应INT1; BIT 11对应INT12 2021/3/27 这些寄存器位表明中断是否产生 x=1~12;INTx表示CPU INT1~INT12 2021/3/27 这些寄存器位表明是否使能中断 2021/3/27 4.2 CPU中断涉及的寄存器 IFR、IER、DBGIER、INTM 2021/3/27 4.2 CPU中断涉及的寄存器 中断使能寄存器 中断使能设置:置1使能中断 IER |= 0x0008; //使能中断INT4 IER= 0xFFF7;//禁止中断INT4 系统复位或CPU中断响应后,CPUIFR将自动清零 2021/3/27 4.2 CPU中断涉及的寄存器 全局中断使能 全局中断使能设置:置1时禁止所有的中断 asm（“CLRC INTM”）; //使能全局中断 asm（“SETC INTM”）; //禁止全局中断 2021/3/27 5 定时器中断应用举例 5.1 定时器基本操作 F2812有三个32位CPU定时器（TIMER0/1/2） TIMER1/2预留给实时操作系统使用 TIMER0可以供给用户使用 定时器的功能框图如下图 2021/3/27 2021/3/27 5.2 定时器工作原理 工作时钟 若处理器采用30MHz的外部时钟,经过锁相环10/2倍频后,系统的时钟工作在150MHz; 定时器选择SYSCLKOUT作为定时器时钟,所以工作频率也是150MHz; 2021/3/27 5.2 定时器工作原理 计数原理 当定时器被使能(TCR.Bit4=0),定时器时钟经过预定标计数器(PSCH:PSC)递减计数,预定标计数器产生下溢后向定时器的32位计数器(TIMH:TIM)借位; 定时器计数器(TIMH:TIM)递减计数,当产生溢出后,会向CPU发送中断; 2021/3/27 5.2 定时器工作原理 装载值 预定标计数器(PSCH:PSC)产生溢出后,使用分频寄存器(TDDRH:TDDR)中的值重新装载; 定时器计数器(TIMH:TIM)产生溢出后,使用32位周期寄存器(PRDH_PRD)中的值重新装载; 2021/3/27 5.3 定时器中断结构 2021/3/27 5.4 定时器寄存器 1. 定时器寄存器地址名称 0x0000 0C18~0C3F 保留 2021/3/27 2. 定时器控制寄存器（TCR） 每个字段含义见教材P136 2021/3/27 3. 定时器预定标寄存器（TPR） 2021/3/27 主要内容 中断源 PIE控制器概述 中断向量表 PIE矢量表 可屏蔽中断处理 CPU定时器 举例 2021/3/27 1、中断源 C28xDSP内核总计16个中断线,其中包括2个不可屏蔽中断(RESET和NMI)与14个可屏蔽中断; 可屏蔽中断通过相应的中断使能寄存器使能或禁止产生的中断; 2021/3/27 1、中断源 在F2810和F2812处理器中,定时器1和定时器2预留给实时操作系统DSP/BIOS使用,其中断分配给INT14和INT13,用户在程序中不可以修改; 2021/3/27 1、中断源 其余12个可屏蔽中断直接连接在外设中断扩展模块,供外部中断和处理器内部的外设单元使用; 2021/3/27 1、中断源 两个不可屏蔽中断RESET和NMI各自占用独立的专用中断,同时NMI中断也可以选择同定时器1复用INT13; 2021/3/27 2021/3/27 CPU一共支持16个中断(RESET、NMI、INT1~INT14);其中RESET、NMI是不可屏蔽中断;INT1~INT14是可屏蔽中断(INT13、INT14留给实时操作系统); 2021/3/27 用户可以操作修改的中断是INT1~INT12,其中每一个中断组又复用了8个外设中断;所以外设中断一共有96个; 2021/3/27 2、PIE中断扩展 28x的每个外部设备都能产生