HBM3E量产在即,关注国产HBM突破和产业链受益.docxVIP

HBM3E量产在即,关注国产HBM突破和产业链受益.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

HBM(HighBandwidthMemory)是三星、AMD和SK海力士发起的一种基于3D堆栈工艺的高性能DRAM,通过增加带宽,扩展内存容量,让更大的模型,更多的参数留在离核心计算更近的地方,从而减少内存和存储解决方案带来的延迟,适用于高存储器带宽需求的应用场合。从技术角度看,HBM使DRAM从传统2D转变为立体3D,充分利用空间、缩小面积,契合半导体行业小型化、集成化的发展趋势。

表2:不同次代HBM规格比较

次代

速率(Gb/s)

带宽(GB/s)

堆叠层数

Die容量(Gb)

HBM容量(GB)

HBM

1

128

8

16

16

HBM2

2

256

8

16

16

HBM2E

3.6

461

12

24

36

HBM3

6.4

819

16

32

64

HBM3E

9.6

1229

16

32

64

资料来源:Rambus,

SK海力士率先量产HBM3E,HBM4或于2026年推出。根据半导体行业观察,SK海力士于1月中旬正式结束了HBM3E的开发工作,并顺利完成英伟达历时半年的性能评估,计划于3月开始大规模生产HBM3E产品,这批HBM3E将用于英伟达下一代Blackwell系列的AI芯片旗舰产品B100上,而英伟达则计划于2024年第二季度末或第三季度初推出该系列产品。根据TrendForce,HBM4预计规划于2026年推出,或采取HBM堆栈在SoC主芯片之上的封装方式。

图2:三大原厂HBM产品开发进展

资料来源:TrendForce,

SK海力士、三星和美光三分天下。根据TrendForce预测,2023年SK海力士HBM3产品领先其他原厂,是NVIDIAServerGPU的主要供应商;三星则着重满足其他云端服务业者的订单,在客户加单下,2023年与SK海力士的市占率差距大幅缩小,2023~2024年两家

业者HBM市占率预估相当,合计拥有HBM市场约95%的市占率,不过因客户组成略有不同,在不同季度的位元出货表现上或有先后。美光2023年专注开发HBM3E产品,相较两家韩厂大幅扩产的规划,TrendForce预期2023~2024年美光的市占率会受排挤效应而略为下滑。

图3:HBM市场竞争格局

资料来源:TrendForce,

国内存储厂商入局HBM市场。根据采招网,近日,武汉新芯发布《高带宽存储芯粒先进封装技术研发和产线建设》招标项目,利用三维集成多晶圆堆叠技术,打造更高容量、更大带宽、更小功耗和更高生产效率的国产高带宽存储器(HBM)产品,推进多晶圆堆叠工

艺产业化,新增生产设备约17台/套,拟实现月产出能力≥3000片(12英寸)。我们认为,国内存储厂商在HBM技术上的加速突破,有望在AI大浪潮的需求下提升竞争实力,相关产业链也或将受益。

AI浪潮驱动,HBM先进封装、设备材料产业链环节持续受益

HBM制造工艺包括TSV、Bumping和堆叠等工艺环节。HBM是由多个DRAMdie堆叠而成,利用硅通孔(TSV)和微凸块(Microbump)将die之间相连接,多层DRAMdie再与最下层的Basedie连接,然后通过凸块(Bump)与硅中阶层(interposer)互联。HBM与GPU、CPU或ASIC共同铺设在硅中阶层上,通过CoWoS等2.5D封装工艺相互连接,硅中介层通过CuBump连接至封装基板(PackageSubstrate)上,最后封装基板再通过锡球与下方的PCB基板相连。

硅刻蚀晶圆载片脱粘黏贴承载薄膜

硅刻蚀

晶圆载片脱粘黏贴承载薄膜

TSV铜填充

晶圆回流焊

钝化CMP

TSV铜曝光

TSV铜CMP

BEOL金属化

TSV曝光背面钝化

正面凸点形成

资料来源:SK海力士,

存储大厂高度聚焦先进封装,HBM4或将直接放置在处理器上。根据全球半导体观察,目前HBM存储芯片的整体良率在65%左右,HBM良率的高低主要受到其堆叠架构复杂性的影响,这涉及到多层次的内存结构和作为各层连接之用的直通TSV技术。这些复杂技术增加了制程缺陷的风险,可能导致良率低于设计较简单的内存产品。因此存储大厂纷纷加码HBM先进封装,提升HBM良率并降低功耗。此外,根据CFM,SK海力士拟将新一代HBM4堆栈直接放置在处理器上,通过3D堆叠的形式进一步提高I/O数量。

HBM4HBM3/3E图5

HBM4

HBM3/3E

资料来源:Synopsys,

文档评论(0)

535600147 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:6010104234000003

1亿VIP精品文档

相关文档