CN108695396B 一种二极管及其制作方法 （电子科技大学）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利

(10)授权公告号CN108695396B

(45)授权公告日2020.06.30

(21)申请号201810553861.0

(22)申请日2018.06.01

(65)同一申请的已公布的文献号申请公布号CN108695396A

(43)申请公布日2018.10.23

(73)专利权人电子科技大学

地址611731四川省成都市高新区(西区)

西源大道2006号

(72)发明人张金平邹华罗君轶刘竞秀李泽宏张波

(74)专利代理机构成都点睛专利代理事务所(普通合伙)51232

代理人葛启函

(51)Int.CI.

H01L29/872(2006.01)

HO1L29/06(2006.01)

HO1L21/329(2006.01)

(56)对比文件

CN103681866A,2014.03.26,

US2005224838A1,2005.10.13,

YingWanget.al..Highperformanceofpolysilicon/4H-SiCdual-heterojunction

trenchdiode.《IEEETRANSACTIONSON

ELECTRONDEVICES》.2017,第64卷(第四期),1653-1659.

审查员赵凤瑷

权利要求书2页说明书9页附图10页

(54)发明名称

一种二极管及其制作方法

(57)摘要

CN108695396B一种二极管器件及其制作方法，属于功率半导体器件技术领域。器件的元胞结构包括金属阴极、N+衬底和N-外延层，N-外延层的顶层两侧具有沟槽结构，沟槽结构自下而上包括P型半导体区和异质半导体；N-外延层的顶层还具有P型肖特基势垒接触区，P型肖特基势垒接触区、部分N-外延层与异质半导体通过沟槽侧壁的介质层相接触，异质半导体、介质层、P型碳化硅欧姆接触区以及N-外延层形成了超势垒结构。本发明降低了器件的正向开启电压，显著提升了二极管的整流效率，有利于降低器件的通态损耗；同时提高了器件的阻断电压能力，且克服了“镜像力致势垒降低效应”,具有更低的漏电，更大的安全工作

CN108695396B

15

1

55

6

2

3

CN108695396B权利要求书1/2页

2

1.一种二极管器件，其元胞结构自下而上包括依次层叠设置的金属阴极(4)、N+宽禁带半导体衬底(3)、N-宽禁带半导体外延层(2)和金属阳极(1);N-宽禁带半导体外延层(2)的顶层两侧具有沟槽结构，所述沟槽结构包括设于沟槽底部的P+宽禁带半导体区(6)和设于沟槽顶部的窄禁带半导体(5),所述P+宽禁带半导体区(6)与窄禁带半导体(5)直接接触；N-宽禁带半导体外延层(2)顶层两侧的沟槽结构之间还具有P型宽禁带半导体肖特基接触区(8);其特征在于：P型宽禁带半导体肖特基接触区(8)及部分N-宽禁带半导体外延层(2)与窄禁带半导体(5)之间通过沟槽侧壁的介质层(7)相接触；窄禁带半导体(5)、介质层(7)和P型宽禁带半导体肖特基接触区(8)与其上方的金属阳极(1)相接触；其中：窄禁带半导体(5)、介质层(7)、P型宽禁带半导体肖特基接触区(8)和N-宽禁带半导体外延层(2)形成超势垒结构，窄禁带半导体(5)与N-宽禁带半导体外延层(2)在接触界面形成异质结，窄禁带半导体(5)的导电类型为P型或N型。

2.根据权利要求1所述的一种二极管器件，其特征在于：所述P型宽禁带半导体肖特基接触区(8)的下方、N-宽禁带半导体外延层(2)以及介质层(7)之间还具有P型宽禁带半导体体区(9)。

3.根据权利要求1所述的一种二极管器件，其特征在于：所述P+宽禁带半导体区(6)的宽度大于沟槽的宽度。

4.根据权利要求1所述的一种二极管器件，其特征在于：所述窄禁带半导体(5)中还具有介质层(7)将窄禁带半导体(5)分隔为相互独立的两部分，介质层(7)之上的窄禁带半导