利用多通道ADC使系统性能达到更先进水平.pdfVIP

利用多通道ADC使系统性能达到更先进水平 Pushing the State ofthe Art with Multichannel A／D Converters ■ ADI公司 Rob Reeder／Mark Looney／Jim Hand 引言 就像兔子诱惑狗赛跑一样，兔子必须要比狗跑的快，要 求最严格的数据采集系统的性能自然要高于民用模数转换 器(ADC)。这些极严格的要求推动lC制造商及其用户的发 展，出现许多满足高端数据采集系统需求的“增强性能”的 创新方法。 其中一种方法是通过采用多通道 ADC填充转换器的 “时隙”来大幅度增加采样速率、降低噪声或扩展动态范围。 随着给定带宽和分辨率下的单个ADC的成本、尺寸和功耗 图1 四个ADC并行相加 的降低，并且随着多个转换器(通常封装在一起)的应用越 来越多，该方法变得越来越切实可行。 每个ADC的输入包含一个信号项 (Vs)和一个噪声项 本文将讨论两种多通道方法：信号平均一保证采样速率不 (V )。对四个噪声电压求和得到的总电压VT等于四个信号 变，增加分辨率；时间交织——保证分辨率不变，提高采样速 电压的线性和加上四个噪声电压的RSS值，即： 率。采用这两种方法的产品已经诞生，例如ADI公司的AD1 = + + + +√瞩+喻+ + (1) bit，80MSPSADc)和AD125O0(12bit，500MSPSADc)。 由于 = = = ，等效于信号被放大了四倍，而 ADC的噪声(RMS值)只放大了两倍，从而使信噪比增大两倍， 信号平均 即增加6．02 dB。因此，四路信号求和所获得的6．02 dB增量 信噪比(SNR，以dB为单位)，是成像和雷达等应用中 (ASNR)使有效分辨率提升了1bit。因为SNR(dB)=6．O2Ⅳ+1．76， 的关键性能指标。这些系统中使用的ADC可能会受到许多 Ⅳ为位数，所以， 外部噪声源的影响，包括时钟噪声、电源噪声和布线引入的 Ⅳ+△ 一龌]+ 6,02dB一Ⅳ+1 (2) 耦合数字噪声。只要不相关噪声源的平方和的平方根 表1中示出了多个ADC输出加和所获得的SNR增量。 (RSS)小于ADC固有量化噪声，输出平均就会有效地降低 从简单性考虑，四个ADC加和是显然的选择。某些重要应 总体本底噪声。 用也会考虑更多的ADC加和，但应取决于其它系统指标要 那些需要较高 SNR的系统通常使用数字后处理器将 求(包括成本)和可提供的印制电路板(PCB)尺寸。 多个 ADC通道的输出加和。信号直接相加，而来自单独 表1：SNR增量与．ADC数量的关系 ADC(假设不相关)的噪声采用RSS加和，因此输出加和提 ADC数量 SNR增量(aB) 高了总体SNR。四个ADC输出的加和会提高6dB SNR，即 2 3 1 LSB。AD6645 14 bit 80 MSPS ADC规定有效位数(EN0B) 4 6 8 9